drivers/qe/uec_phy.c

   1 /*
   2  * Copyright (C) 2005 Freescale Semiconductor, Inc.
   3  *
   4  * Author: Shlomi Gridish
   5  *
   6  * Description: UCC GETH Driver -- PHY handling
   7  *              Driver for UEC on QE
   8  *              Based on 8260_io/fcc_enet.c
   9  *
  10  * This program is free software; you can redistribute  it and/or modify it
  11  * under  the terms of  the GNU General  Public License as published by the
  12  * Free Software Foundation;  either version 2 of the  License, or (at your
  13  * option) any later version.
  14  *
  15  */
  16
  17 #include "common.h"
  18 #include "net.h"
  19 #include "malloc.h"
  20 #include "asm/errno.h"
  21 #include "asm/immap_qe.h"
  22 #include "asm/io.h"
  23 #include "qe.h"
  24 #include "uccf.h"
  25 #include "uec.h"
  26 #include "uec_phy.h"
  27 #include "miiphy.h"
  28
  29 #if defined(CONFIG_QE)
  30
  31 #define ugphy_printk(format, arg...)  \
  32         printf(format "\n", ## arg)
  33
  34 #define ugphy_dbg(format, arg...)            \
  35         ugphy_printk(format , ## arg)
  36 #define ugphy_err(format, arg...)            \
  37         ugphy_printk(format , ## arg)
  38 #define ugphy_info(format, arg...)           \
  39         ugphy_printk(format , ## arg)
  40 #define ugphy_warn(format, arg...)           \
  41         ugphy_printk(format , ## arg)
  42
  43 #ifdef UEC_VERBOSE_DEBUG
  44 #define ugphy_vdbg ugphy_dbg
  45 #else
  46 #define ugphy_vdbg(ugeth, fmt, args...) do { } while (0)
  47 #endif /* UEC_VERBOSE_DEBUG */
  48
  49 static void config_genmii_advert (struct uec_mii_info *mii_info);
  50 static void genmii_setup_forced (struct uec_mii_info *mii_info);
  51 static void genmii_restart_aneg (struct uec_mii_info *mii_info);
  52 static int gbit_config_aneg (struct uec_mii_info *mii_info);
  53 static int genmii_config_aneg (struct uec_mii_info *mii_info);
  54 static int genmii_update_link (struct uec_mii_info *mii_info);
  55 static int genmii_read_status (struct uec_mii_info *mii_info);
  56 u16 phy_read (struct uec_mii_info *mii_info, u16 regnum);
  57 void phy_write (struct uec_mii_info *mii_info, u16 regnum, u16 val);
  58
  59 /* Write value to the PHY for this device to the register at regnum, */
  60 /* waiting until the write is done before it returns.  All PHY */
  61 /* configuration has to be done through the TSEC1 MIIM regs */
  62 void uec_write_phy_reg (struct eth_device *dev, int mii_id, int regnum, int value)
  63 {
  64         uec_private_t *ugeth = (uec_private_t *) dev->priv;
  65         uec_mii_t *ug_regs;
  66         enet_tbi_mii_reg_e mii_reg = (enet_tbi_mii_reg_e) regnum;
  67         u32 tmp_reg;
  68
  69         ug_regs = ugeth->uec_mii_regs;
  70
  71         /* Stop the MII management read cycle */
  72         out_be32 (&ug_regs->miimcom, 0);
  73         /* Setting up the MII Mangement Address Register */
  74         tmp_reg = ((u32) mii_id << MIIMADD_PHY_ADDRESS_SHIFT) | mii_reg;
  75         out_be32 (&ug_regs->miimadd, tmp_reg);
  76
  77         /* Setting up the MII Mangement Control Register with the value */
  78         out_be32 (&ug_regs->miimcon, (u32) value);
  79         sync();
  80
  81         /* Wait till MII management write is complete */
  82         while ((in_be32 (&ug_regs->miimind)) & MIIMIND_BUSY);
  83 }
  84
  85 /* Reads from register regnum in the PHY for device dev, */
  86 /* returning the value.  Clears miimcom first.  All PHY */
  87 /* configuration has to be done through the TSEC1 MIIM regs */
  88 int uec_read_phy_reg (struct eth_device *dev, int mii_id, int regnum)
  89 {
  90         uec_private_t *ugeth = (uec_private_t *) dev->priv;
  91         uec_mii_t *ug_regs;
  92         enet_tbi_mii_reg_e mii_reg = (enet_tbi_mii_reg_e) regnum;
  93         u32 tmp_reg;
  94         u16 value;
  95
  96         ug_regs = ugeth->uec_mii_regs;
  97
  98         /* Setting up the MII Mangement Address Register */
  99         tmp_reg = ((u32) mii_id << MIIMADD_PHY_ADDRESS_SHIFT) | mii_reg;
 100         out_be32 (&ug_regs->miimadd, tmp_reg);
 101
 102         /* clear MII management command cycle */
 103         out_be32 (&ug_regs->miimcom, 0);
 104         sync();
 105
 106         /* Perform an MII management read cycle */
 107         out_be32 (&ug_regs->miimcom, MIIMCOM_READ_CYCLE);
 108
 109         /* Wait till MII management write is complete */
 110         while ((in_be32 (&ug_regs->miimind)) &
 111                (MIIMIND_NOT_VALID | MIIMIND_BUSY));
 112
 113         /* Read MII management status  */
 114         value = (u16) in_be32 (&ug_regs->miimstat);
 115         if (value == 0xffff)
 116                 ugphy_vdbg
 117                         ("read wrong value : mii_id %d,mii_reg %d, base %08x",
 118                          mii_id, mii_reg, (u32) & (ug_regs->miimcfg));
 119
 120         return (value);
 121 }
 122
 123 void mii_clear_phy_interrupt (struct uec_mii_info *mii_info)
 124 {
 125         if (mii_info->phyinfo->ack_interrupt)
 126                 mii_info->phyinfo->ack_interrupt (mii_info);
 127 }
 128
 129 void mii_configure_phy_interrupt (struct uec_mii_info *mii_info,
 130                                   u32 interrupts)
 131 {
 132         mii_info->interrupts = interrupts;
 133         if (mii_info->phyinfo->config_intr)
 134                 mii_info->phyinfo->config_intr (mii_info);
 135 }
 136
 137 /* Writes MII_ADVERTISE with the appropriate values, after
 138  * sanitizing advertise to make sure only supported features
 139  * are advertised
 140  */
 141 static void config_genmii_advert (struct uec_mii_info *mii_info)
 142 {
 143         u32 advertise;
 144         u16 adv;
 145
 146         /* Only allow advertising what this PHY supports */
 147         mii_info->advertising &= mii_info->phyinfo->features;
 148         advertise = mii_info->advertising;
 149
 150         /* Setup standard advertisement */
 151         adv = phy_read (mii_info, PHY_ANAR);
 152         adv &= ~(ADVERTISE_ALL | ADVERTISE_100BASE4);
 153         if (advertise & ADVERTISED_10baseT_Half)
 154                 adv |= ADVERTISE_10HALF;
 155         if (advertise & ADVERTISED_10baseT_Full)
 156                 adv |= ADVERTISE_10FULL;
 157         if (advertise & ADVERTISED_100baseT_Half)
 158                 adv |= ADVERTISE_100HALF;
 159         if (advertise & ADVERTISED_100baseT_Full)
 160                 adv |= ADVERTISE_100FULL;
 161         phy_write (mii_info, PHY_ANAR, adv);
 162 }
 163
 164 static void genmii_setup_forced (struct uec_mii_info *mii_info)
 165 {
 166         u16 ctrl;
 167         u32 features = mii_info->phyinfo->features;
 168
 169         ctrl = phy_read (mii_info, PHY_BMCR);
 170
 171         ctrl &= ~(PHY_BMCR_DPLX | PHY_BMCR_100_MBPS |
 172                   PHY_BMCR_1000_MBPS | PHY_BMCR_AUTON);
 173         ctrl |= PHY_BMCR_RESET;
 174
 175         switch (mii_info->speed) {
 176         case SPEED_1000:
 177                 if (features & (SUPPORTED_1000baseT_Half
 178                                 | SUPPORTED_1000baseT_Full)) {
 179                         ctrl |= PHY_BMCR_1000_MBPS;
 180                         break;
 181                 }
 182                 mii_info->speed = SPEED_100;
 183         case SPEED_100:
 184                 if (features & (SUPPORTED_100baseT_Half
 185                                 | SUPPORTED_100baseT_Full)) {
 186                         ctrl |= PHY_BMCR_100_MBPS;
 187                         break;
 188                 }
 189                 mii_info->speed = SPEED_10;
 190         case SPEED_10:
 191                 if (features & (SUPPORTED_10baseT_Half
 192                                 | SUPPORTED_10baseT_Full))
 193                         break;
 194         default:                /* Unsupported speed! */
 195                 ugphy_err ("%s: Bad speed!", mii_info->dev->name);
 196                 break;
 197         }
 198
 199         phy_write (mii_info, PHY_BMCR, ctrl);
 200 }
 201
 202 /* Enable and Restart Autonegotiation */
 203 static void genmii_restart_aneg (struct uec_mii_info *mii_info)
 204 {
 205         u16 ctl;
 206
 207         ctl = phy_read (mii_info, PHY_BMCR);
 208         ctl |= (PHY_BMCR_AUTON | PHY_BMCR_RST_NEG);
 209         phy_write (mii_info, PHY_BMCR, ctl);
 210 }
 211
 212 static int gbit_config_aneg (struct uec_mii_info *mii_info)
 213 {
 214         u16 adv;
 215         u32 advertise;
 216
 217         if (mii_info->autoneg) {
 218                 /* Configure the ADVERTISE register */
 219                 config_genmii_advert (mii_info);
 220                 advertise = mii_info->advertising;
 221
 222                 adv = phy_read (mii_info, MII_1000BASETCONTROL);
 223                 adv &= ~(MII_1000BASETCONTROL_FULLDUPLEXCAP |
 224                          MII_1000BASETCONTROL_HALFDUPLEXCAP);
 225                 if (advertise & SUPPORTED_1000baseT_Half)
 226                         adv |= MII_1000BASETCONTROL_HALFDUPLEXCAP;
 227                 if (advertise & SUPPORTED_1000baseT_Full)
 228                         adv |= MII_1000BASETCONTROL_FULLDUPLEXCAP;
 229                 phy_write (mii_info, MII_1000BASETCONTROL, adv);
 230
 231                 /* Start/Restart aneg */
 232                 genmii_restart_aneg (mii_info);
 233         } else
 234                 genmii_setup_forced (mii_info);
 235
 236         return 0;
 237 }
 238
 239 static int marvell_config_aneg (struct uec_mii_info *mii_info)
 240 {
 241         /* The Marvell PHY has an errata which requires
 242          * that certain registers get written in order
 243          * to restart autonegotiation */
 244         phy_write (mii_info, PHY_BMCR, PHY_BMCR_RESET);
 245
 246         phy_write (mii_info, 0x1d, 0x1f);
 247         phy_write (mii_info, 0x1e, 0x200c);
 248         phy_write (mii_info, 0x1d, 0x5);
 249         phy_write (mii_info, 0x1e, 0);
 250         phy_write (mii_info, 0x1e, 0x100);
 251
 252         gbit_config_aneg (mii_info);
 253
 254         return 0;
 255 }
 256
 257 static int genmii_config_aneg (struct uec_mii_info *mii_info)
 258 {
 259         if (mii_info->autoneg) {
 260                 config_genmii_advert (mii_info);
 261                 genmii_restart_aneg (mii_info);
 262         } else
 263                 genmii_setup_forced (mii_info);
 264
 265         return 0;
 266 }
 267
 268 static int genmii_update_link (struct uec_mii_info *mii_info)
 269 {
 270         u16 status;
 271
 272         /* Status is read once to clear old link state */
 273         phy_read (mii_info, PHY_BMSR);
 274
 275         /*
 276          * Wait if the link is up, and autonegotiation is in progress
 277          * (ie - we're capable and it's not done)
 278          */
 279         status = phy_read(mii_info, PHY_BMSR);
 280         if ((status & PHY_BMSR_LS) && (status & PHY_BMSR_AUTN_ABLE)
 281             && !(status & PHY_BMSR_AUTN_COMP)) {
 282                 int i = 0;
 283
 284                 while (!(status & PHY_BMSR_AUTN_COMP)) {
 285                         /*
 286                          * Timeout reached ?
 287                          */
 288                         if (i > UGETH_AN_TIMEOUT) {
 289                                 mii_info->link = 0;
 290                                 return 0;
 291                         }
 292
 293                         udelay(1000);   /* 1 ms */
 294                         status = phy_read(mii_info, PHY_BMSR);
 295                 }
 296                 mii_info->link = 1;
 297                 udelay(500000); /* another 500 ms (results in faster booting) */
 298         } else {
 299                 if (status & PHY_BMSR_LS)
 300                         mii_info->link = 1;
 301                 else
 302                         mii_info->link = 0;
 303         }
 304
 305         return 0;
 306 }
 307
 308 static int genmii_read_status (struct uec_mii_info *mii_info)
 309 {
 310         u16 status;
 311         int err;
 312
 313         /* Update the link, but return if there
 314          * was an error */
 315         err = genmii_update_link (mii_info);
 316         if (err)
 317                 return err;
 318
 319         if (mii_info->autoneg) {
 320                 status = phy_read (mii_info, PHY_ANLPAR);
 321
 322                 if (status & (PHY_ANLPAR_10FD | PHY_ANLPAR_TXFD))
 323                         mii_info->duplex = DUPLEX_FULL;
 324                 else
 325                         mii_info->duplex = DUPLEX_HALF;
 326                 if (status & (PHY_ANLPAR_TXFD | PHY_ANLPAR_TX))
 327                         mii_info->speed = SPEED_100;
 328                 else
 329                         mii_info->speed = SPEED_10;
 330                 mii_info->pause = 0;
 331         }
 332         /* On non-aneg, we assume what we put in BMCR is the speed,
 333          * though magic-aneg shouldn't prevent this case from occurring
 334          */
 335
 336         return 0;
 337 }
 338
 339 static int marvell_read_status (struct uec_mii_info *mii_info)
 340 {
 341         u16 status;
 342         int err;
 343
 344         /* Update the link, but return if there
 345          * was an error */
 346         err = genmii_update_link (mii_info);
 347         if (err)
 348                 return err;
 349
 350         /* If the link is up, read the speed and duplex */
 351         /* If we aren't autonegotiating, assume speeds
 352          * are as set */
 353         if (mii_info->autoneg && mii_info->link) {
 354                 int speed;
 355
 356                 status = phy_read (mii_info, MII_M1011_PHY_SPEC_STATUS);
 357
 358                 /* Get the duplexity */
 359                 if (status & MII_M1011_PHY_SPEC_STATUS_FULLDUPLEX)
 360                         mii_info->duplex = DUPLEX_FULL;
 361                 else
 362                         mii_info->duplex = DUPLEX_HALF;
 363
 364                 /* Get the speed */
 365                 speed = status & MII_M1011_PHY_SPEC_STATUS_SPD_MASK;
 366                 switch (speed) {
 367                 case MII_M1011_PHY_SPEC_STATUS_1000:
 368                         mii_info->speed = SPEED_1000;
 369                         break;
 370                 case MII_M1011_PHY_SPEC_STATUS_100:
 371                         mii_info->speed = SPEED_100;
 372                         break;
 373                 default:
 374                         mii_info->speed = SPEED_10;
 375                         break;
 376                 }
 377                 mii_info->pause = 0;
 378         }
 379
 380         return 0;
 381 }
 382
 383 static int marvell_ack_interrupt (struct uec_mii_info *mii_info)
 384 {
 385         /* Clear the interrupts by reading the reg */
 386         phy_read (mii_info, MII_M1011_IEVENT);
 387
 388         return 0;
 389 }
 390
 391 static int marvell_config_intr (struct uec_mii_info *mii_info)
 392 {
 393         if (mii_info->interrupts == MII_INTERRUPT_ENABLED)
 394                 phy_write (mii_info, MII_M1011_IMASK, MII_M1011_IMASK_INIT);
 395         else
 396                 phy_write (mii_info, MII_M1011_IMASK, MII_M1011_IMASK_CLEAR);
 397
 398         return 0;
 399 }
 400
 401 static int dm9161_init (struct uec_mii_info *mii_info)
 402 {
 403         /* Reset the PHY */
 404         phy_write (mii_info, PHY_BMCR, phy_read (mii_info, PHY_BMCR) |
 405                    PHY_BMCR_RESET);
 406         /* PHY and MAC connect */
 407         phy_write (mii_info, PHY_BMCR, phy_read (mii_info, PHY_BMCR) &
 408                    ~PHY_BMCR_ISO);
 409
 410         phy_write (mii_info, MII_DM9161_SCR, MII_DM9161_SCR_INIT);
 411
 412         config_genmii_advert (mii_info);
 413         /* Start/restart aneg */
 414         genmii_config_aneg (mii_info);
 415
 416         return 0;
 417 }
 418
 419 static int dm9161_config_aneg (struct uec_mii_info *mii_info)
 420 {
 421         return 0;
 422 }
 423
 424 static int dm9161_read_status (struct uec_mii_info *mii_info)
 425 {
 426         u16 status;
 427         int err;
 428
 429         /* Update the link, but return if there was an error */
 430         err = genmii_update_link (mii_info);
 431         if (err)
 432                 return err;
 433         /* If the link is up, read the speed and duplex
 434            If we aren't autonegotiating assume speeds are as set */
 435         if (mii_info->autoneg && mii_info->link) {
 436                 status = phy_read (mii_info, MII_DM9161_SCSR);
 437                 if (status & (MII_DM9161_SCSR_100F | MII_DM9161_SCSR_100H))
 438                         mii_info->speed = SPEED_100;
 439                 else
 440                         mii_info->speed = SPEED_10;
 441
 442                 if (status & (MII_DM9161_SCSR_100F | MII_DM9161_SCSR_10F))
 443                         mii_info->duplex = DUPLEX_FULL;
 444                 else
 445                         mii_info->duplex = DUPLEX_HALF;
 446         }
 447
 448         return 0;
 449 }
 450
 451 static int dm9161_ack_interrupt (struct uec_mii_info *mii_info)
 452 {
 453         /* Clear the interrupt by reading the reg */
 454         phy_read (mii_info, MII_DM9161_INTR);
 455
 456         return 0;
 457 }
 458
 459 static int dm9161_config_intr (struct uec_mii_info *mii_info)
 460 {
 461         if (mii_info->interrupts == MII_INTERRUPT_ENABLED)
 462                 phy_write (mii_info, MII_DM9161_INTR, MII_DM9161_INTR_INIT);
 463         else
 464                 phy_write (mii_info, MII_DM9161_INTR, MII_DM9161_INTR_STOP);
 465
 466         return 0;
 467 }
 468
 469 static void dm9161_close (struct uec_mii_info *mii_info)
 470 {
 471 }
 472
 473 static struct phy_info phy_info_dm9161 = {
 474         .phy_id = 0x0181b880,
 475         .phy_id_mask = 0x0ffffff0,
 476         .name = "Davicom DM9161E",
 477         .init = dm9161_init,
 478         .config_aneg = dm9161_config_aneg,
 479         .read_status = dm9161_read_status,
 480         .close = dm9161_close,
 481 };
 482
 483 static struct phy_info phy_info_dm9161a = {
 484         .phy_id = 0x0181b8a0,
 485         .phy_id_mask = 0x0ffffff0,
 486         .name = "Davicom DM9161A",
 487         .features = MII_BASIC_FEATURES,
 488         .init = dm9161_init,
 489         .config_aneg = dm9161_config_aneg,
 490         .read_status = dm9161_read_status,
 491         .ack_interrupt = dm9161_ack_interrupt,
 492         .config_intr = dm9161_config_intr,
 493         .close = dm9161_close,
 494 };
 495
 496 static struct phy_info phy_info_marvell = {
 497         .phy_id = 0x01410c00,
 498         .phy_id_mask = 0xffffff00,
 499         .name = "Marvell 88E11x1",
 500         .features = MII_GBIT_FEATURES,
 501         .config_aneg = &marvell_config_aneg,
 502         .read_status = &marvell_read_status,
 503         .ack_interrupt = &marvell_ack_interrupt,
 504         .config_intr = &marvell_config_intr,
 505 };
 506
 507 static struct phy_info phy_info_genmii = {
 508         .phy_id = 0x00000000,
 509         .phy_id_mask = 0x00000000,
 510         .name = "Generic MII",
 511         .features = MII_BASIC_FEATURES,
 512         .config_aneg = genmii_config_aneg,
 513         .read_status = genmii_read_status,
 514 };
 515
 516 static struct phy_info *phy_info[] = {
 517         &phy_info_dm9161,
 518         &phy_info_dm9161a,
 519         &phy_info_marvell,
 520         &phy_info_genmii,
 521         NULL
 522 };
 523
 524 u16 phy_read (struct uec_mii_info *mii_info, u16 regnum)
 525 {
 526         return mii_info->mdio_read (mii_info->dev, mii_info->mii_id, regnum);
 527 }
 528
 529 void phy_write (struct uec_mii_info *mii_info, u16 regnum, u16 val)
 530 {
 531         mii_info->mdio_write (mii_info->dev, mii_info->mii_id, regnum, val);
 532 }
 533
 534 /* Use the PHY ID registers to determine what type of PHY is attached
 535  * to device dev.  return a struct phy_info structure describing that PHY
 536  */
 537 struct phy_info *uec_get_phy_info (struct uec_mii_info *mii_info)
 538 {
 539         u16 phy_reg;
 540         u32 phy_ID;
 541         int i;
 542         struct phy_info *theInfo = NULL;
 543
 544         /* Grab the bits from PHYIR1, and put them in the upper half */
 545         phy_reg = phy_read (mii_info, PHY_PHYIDR1);
 546         phy_ID = (phy_reg & 0xffff) << 16;
 547
 548         /* Grab the bits from PHYIR2, and put them in the lower half */
 549         phy_reg = phy_read (mii_info, PHY_PHYIDR2);
 550         phy_ID |= (phy_reg & 0xffff);
 551
 552         /* loop through all the known PHY types, and find one that */
 553         /* matches the ID we read from the PHY. */
 554         for (i = 0; phy_info[i]; i++)
 555                 if (phy_info[i]->phy_id ==
 556                     (phy_ID & phy_info[i]->phy_id_mask)) {
 557                         theInfo = phy_info[i];
 558                         break;
 559                 }
 560
 561         /* This shouldn't happen, as we have generic PHY support */
 562         if (theInfo == NULL) {
 563                 ugphy_info ("UEC: PHY id %x is not supported!", phy_ID);
 564                 return NULL;
 565         } else {
 566                 ugphy_info ("UEC: PHY is %s (%x)", theInfo->name, phy_ID);
 567         }
 568
 569         return theInfo;
 570 }
 571
 572 void marvell_phy_interface_mode (struct eth_device *dev,
 573                                  enet_interface_e mode)
 574 {
 575         uec_private_t *uec = (uec_private_t *) dev->priv;
 576         struct uec_mii_info *mii_info;
 577
 578         if (!uec->mii_info) {
 579                 printf ("%s: the PHY not intialized\n", __FUNCTION__);
 580                 return;
 581         }
 582         mii_info = uec->mii_info;
 583
 584         if (mode == ENET_100_RGMII) {
 585                 phy_write (mii_info, 0x00, 0x9140);
 586                 phy_write (mii_info, 0x1d, 0x001f);
 587                 phy_write (mii_info, 0x1e, 0x200c);
 588                 phy_write (mii_info, 0x1d, 0x0005);
 589                 phy_write (mii_info, 0x1e, 0x0000);
 590                 phy_write (mii_info, 0x1e, 0x0100);
 591                 phy_write (mii_info, 0x09, 0x0e00);
 592                 phy_write (mii_info, 0x04, 0x01e1);
 593                 phy_write (mii_info, 0x00, 0x9140);
 594                 phy_write (mii_info, 0x00, 0x1000);
 595                 udelay (100000);
 596                 phy_write (mii_info, 0x00, 0x2900);
 597                 phy_write (mii_info, 0x14, 0x0cd2);
 598                 phy_write (mii_info, 0x00, 0xa100);
 599                 phy_write (mii_info, 0x09, 0x0000);
 600                 phy_write (mii_info, 0x1b, 0x800b);
 601                 phy_write (mii_info, 0x04, 0x05e1);
 602                 phy_write (mii_info, 0x00, 0xa100);
 603                 phy_write (mii_info, 0x00, 0x2100);
 604                 udelay (1000000);
 605         } else if (mode == ENET_10_RGMII) {
 606                 phy_write (mii_info, 0x14, 0x8e40);
 607                 phy_write (mii_info, 0x1b, 0x800b);
 608                 phy_write (mii_info, 0x14, 0x0c82);
 609                 phy_write (mii_info, 0x00, 0x8100);
 610                 udelay (1000000);
 611         }
 612 }
 613
 614 void change_phy_interface_mode (struct eth_device *dev, enet_interface_e mode)
 615 {
 616 #ifdef CONFIG_PHY_MODE_NEED_CHANGE
 617         marvell_phy_interface_mode (dev, mode);
 618 #endif
 619 }
 620 #endif /* CONFIG_QE */