include/configs/CMS700.h

   1 /*
   2  * (C) Copyright 2005
   3  * Matthias Fuchs, esd gmbh germany, matthias.fuchs@esd-electronics.com
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * CMS700.h - configuration options, board specific
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_405EP            1       /* This is a PPC405 CPU         */
  37 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
  38 #define CONFIG_VOM405           1       /* ...on a VOM405 board         */
  39
  40 #define CONFIG_SYS_TEXT_BASE    0xFFFC8000
  41
  42 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
  43 #define CONFIG_MISC_INIT_R      1       /* call misc_init_r()           */
  44
  45 #define CONFIG_SYS_CLK_FREQ     33330000 /* external frequency to pll   */
  46
  47 #define CONFIG_BAUDRATE         9600
  48 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
  49
  50 #undef  CONFIG_BOOTARGS
  51 #undef  CONFIG_BOOTCOMMAND
  52
  53 #define CONFIG_PREBOOT                  /* enable preboot variable      */
  54
  55 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
  56
  57 #define CONFIG_PPC4xx_EMAC
  58 #define CONFIG_NET_MULTI        1
  59 #undef  CONFIG_HAS_ETH1
  60
  61 #define CONFIG_MII              1       /* MII PHY management           */
  62 #define CONFIG_PHY_ADDR         0       /* PHY address                  */
  63 #define CONFIG_LXT971_NO_SLEEP  1       /* disable sleep mode in LXT971 */
  64 #define CONFIG_RESET_PHY_R      1       /* use reset_phy() to disable phy sleep mode */
  65
  66 /*
  67  * BOOTP options
  68  */
  69 #define CONFIG_BOOTP_SUBNETMASK
  70 #define CONFIG_BOOTP_GATEWAY
  71 #define CONFIG_BOOTP_HOSTNAME
  72 #define CONFIG_BOOTP_BOOTPATH
  73 #define CONFIG_BOOTP_DNS
  74 #define CONFIG_BOOTP_DNS2
  75 #define CONFIG_BOOTP_SEND_HOSTNAME
  76
  77
  78 /*
  79  * Command line configuration.
  80  */
  81 #include <config_cmd_default.h>
  82
  83 #define CONFIG_CMD_DHCP
  84 #define CONFIG_CMD_BSP
  85 #define CONFIG_CMD_ELF
  86 #define CONFIG_CMD_NAND
  87 #define CONFIG_CMD_I2C
  88 #define CONFIG_CMD_DATE
  89 #define CONFIG_CMD_MII
  90 #define CONFIG_CMD_PING
  91 #define CONFIG_CMD_EEPROM
  92
  93
  94 #undef  CONFIG_WATCHDOG                 /* watchdog disabled            */
  95
  96 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
  97
  98 #undef  CONFIG_PRAM                     /* no "protected RAM"           */
  99
 100 /*
 101  * Miscellaneous configurable options
 102  */
 103 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
 104 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
 105
 106 #undef  CONFIG_SYS_HUSH_PARSER                  /* use "hush" command parser    */
 107 #ifdef  CONFIG_SYS_HUSH_PARSER
 108 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
 109 #endif
 110
 111 #if defined(CONFIG_CMD_KGDB)
 112 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
 113 #else
 114 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
 115 #endif
 116 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
 117 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
 118 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
 119
 120 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
 121
 122 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console @ startup*/
 123
 124 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
 125 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
 126
 127 #define CONFIG_CONS_INDEX       2       /* Use UART1                    */
 128 #define CONFIG_SYS_NS16550
 129 #define CONFIG_SYS_NS16550_SERIAL
 130 #define CONFIG_SYS_NS16550_REG_SIZE     1
 131 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
 132
 133 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK            /* no external serial clock used */
 134 #define CONFIG_SYS_BASE_BAUD        691200
 135
 136 /* The following table includes the supported baudrates */
 137 #define CONFIG_SYS_BAUDRATE_TABLE       \
 138         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
 139          57600, 115200, 230400, 460800, 921600 }
 140
 141 #define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
 142 #define CONFIG_SYS_EXTBDINFO    1               /* To use extended board_into (bd_t) */
 143
 144 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
 145
 146 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
 147
 148 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
 149
 150 #define CONFIG_SYS_RX_ETH_BUFFER        16      /* use 16 rx buffer on 405 emac */
 151
 152 /*-----------------------------------------------------------------------
 153  * RTC stuff
 154  *-----------------------------------------------------------------------
 155  */
 156 #define CONFIG_RTC_DS1337
 157 #define CONFIG_SYS_I2C_RTC_ADDR 0x68
 158
 159 /*-----------------------------------------------------------------------
 160  * NAND-FLASH stuff
 161  *-----------------------------------------------------------------------
 162  */
 163 #define CONFIG_SYS_NAND_BASE_LIST       { CONFIG_SYS_NAND_BASE }
 164 #define CONFIG_SYS_MAX_NAND_DEVICE      1         /* Max number of NAND devices */
 165 #define NAND_BIG_DELAY_US       25
 166
 167 #define CONFIG_SYS_NAND_CE             (0x80000000 >> 1)   /* our CE is GPIO1  */
 168 #define CONFIG_SYS_NAND_RDY            (0x80000000 >> 4)   /* our RDY is GPIO4 */
 169 #define CONFIG_SYS_NAND_CLE            (0x80000000 >> 2)   /* our CLE is GPIO2 */
 170 #define CONFIG_SYS_NAND_ALE            (0x80000000 >> 3)   /* our ALE is GPIO3 */
 171
 172 #define CONFIG_SYS_NAND_SKIP_BAD_DOT_I 1       /* ".i" read skips bad blocks   */
 173 #define CONFIG_SYS_NAND_QUIET          1
 174
 175 /*
 176  * For booting Linux, the board info and command line data
 177  * have to be in the first 8 MB of memory, since this is
 178  * the maximum mapped by the Linux kernel during initialization.
 179  */
 180 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
 181 /*-----------------------------------------------------------------------
 182  * FLASH organization
 183  */
 184 #define FLASH_BASE0_PRELIM      0xFFC00000      /* FLASH bank #0        */
 185
 186 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
 187 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
 188
 189 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 190 #define CONFIG_SYS_FLASH_WRITE_TOUT     1000    /* Timeout for Flash Write (in ms)      */
 191
 192 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned short  /* flash word size (width)      */
 193 #define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
 194 #define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
 195 /*
 196  * The following defines are added for buggy IOP480 byte interface.
 197  * All other boards should use the standard values (CPCI405 etc.)
 198  */
 199 #define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
 200 #define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
 201 #define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
 202
 203 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
 204
 205 /*-----------------------------------------------------------------------
 206  * Start addresses for the final memory configuration
 207  * (Set up by the startup code)
 208  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 209  */
 210 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 211 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_MONITOR_BASE
 212 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_TEXT_BASE
 213 #define CONFIG_SYS_MONITOR_LEN          (~(CONFIG_SYS_TEXT_BASE) + 1)
 214 #define CONFIG_SYS_MALLOC_LEN           (256 * 1024)
 215
 216 #if (CONFIG_SYS_MONITOR_BASE < FLASH_BASE0_PRELIM)
 217 # define CONFIG_SYS_RAMBOOT             1
 218 #else
 219 # undef CONFIG_SYS_RAMBOOT
 220 #endif
 221
 222 /*-----------------------------------------------------------------------
 223  * Environment Variable setup
 224  */
 225 #define CONFIG_ENV_IS_IN_EEPROM 1       /* use EEPROM for environment vars */
 226 #define CONFIG_ENV_OFFSET               0x100   /* environment starts at the beginning of the EEPROM */
 227 #define CONFIG_ENV_SIZE         0x700   /* 2048 bytes may be used for env vars*/
 228                                    /* total size of a CAT24WC16 is 2048 bytes */
 229
 230 /*-----------------------------------------------------------------------
 231  * I2C EEPROM (CAT24WC16) for environment
 232  */
 233 #define CONFIG_HARD_I2C                 /* I2c with hardware support */
 234 #define CONFIG_PPC4XX_I2C               /* use PPC4xx driver            */
 235 #define CONFIG_SYS_I2C_SPEED            100000  /* I2C speed and slave address */
 236 #define CONFIG_SYS_I2C_SLAVE            0x7F
 237
 238 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
 239 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address             */
 240 /* mask of address bits that overflow into the "EEPROM chip address"    */
 241 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
 242 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
 243                                         /* 16 byte page write mode using*/
 244                                         /* last 4 bits of the address   */
 245 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10   /* and takes up to 10 msec */
 246
 247 #define CONFIG_SYS_EEPROM_WREN         1
 248
 249 /*-----------------------------------------------------------------------
 250  * External Bus Controller (EBC) Setup
 251  */
 252 #define CONFIG_SYS_PLD_BASE            0xf0000000
 253 #define CONFIG_SYS_NAND_BASE            0xF4000000  /* NAND FLASH Base Address          */
 254
 255 /* Memory Bank 0 (Flash Bank 0, NOR-FLASH) initialization                       */
 256 #define CONFIG_SYS_EBC_PB0AP            0x92015480
 257 #define CONFIG_SYS_EBC_PB0CR            0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
 258
 259 /* Memory Bank 1 (Flash Bank 1, NAND-FLASH) initialization                      */
 260 #define CONFIG_SYS_EBC_PB1AP            0x92015480
 261 #define CONFIG_SYS_EBC_PB1CR            0xF4018000  /* BAS=0xF40,BS=1MB,BU=R/W,BW=8bit  */
 262
 263 /* Memory Bank 2 (8 Bit Peripheral: CAN, UART, RTC) initialization              */
 264 #define CONFIG_SYS_EBC_PB2AP            0x010053C0  /* BWT=2,WBN=1,WBF=1,TH=1,RE=1,SOR=1,BEM=1 */
 265 #define CONFIG_SYS_EBC_PB2CR            0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
 266
 267 /*-----------------------------------------------------------------------
 268  * FPGA stuff
 269  */
 270 #define CONFIG_SYS_XSVF_DEFAULT_ADDR    0xfffc0000
 271
 272 /* FPGA program pin configuration */
 273 #define CONFIG_SYS_FPGA_PRG             0x04000000  /* JTAG TMS pin (ppc output)     */
 274 #define CONFIG_SYS_FPGA_CLK             0x02000000  /* JTAG TCK pin (ppc output)     */
 275 #define CONFIG_SYS_FPGA_DATA            0x01000000  /* JTAG TDO->TDI data pin (ppc output) */
 276 #define CONFIG_SYS_FPGA_INIT            0x00010000  /* unused (ppc input)            */
 277 #define CONFIG_SYS_FPGA_DONE            0x00008000  /* JTAG TDI->TDO pin (ppc input) */
 278
 279 /*-----------------------------------------------------------------------
 280  * Definitions for initial stack pointer and data area (in data cache)
 281  */
 282 /* use on chip memory ( OCM ) for temperary stack until sdram is tested */
 283 #define CONFIG_SYS_TEMP_STACK_OCM         1
 284
 285 /* On Chip Memory location */
 286 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
 287 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
 288 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR /* inside of SDRAM             */
 289 #define CONFIG_SYS_INIT_RAM_END CONFIG_SYS_OCM_DATA_SIZE /* End of used area in RAM     */
 290
 291 #define CONFIG_SYS_GBL_DATA_SIZE      128  /* size in bytes reserved for initial data */
 292 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
 293 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
 294
 295 /*-----------------------------------------------------------------------
 296  * Definitions for GPIO setup (PPC405EP specific)
 297  *
 298  * GPIO0[0]     - External Bus Controller BLAST output
 299  * GPIO0[1-9]   - Instruction trace outputs -> GPIO
 300  * GPIO0[10-13] - External Bus Controller CS_1 - CS_4 outputs
 301  * GPIO0[14-16] - External Bus Controller ABUS3-ABUS5 outputs -> GPIO
 302  * GPIO0[17-23] - External Interrupts IRQ0 - IRQ6 inputs
 303  * GPIO0[24-27] - UART0 control signal inputs/outputs
 304  * GPIO0[28-29] - UART1 data signal input/output
 305  * GPIO0[30-31] - EMAC0 and EMAC1 reject packet inputs
 306  */
 307 /* GPIO Input:          OSR=00, ISR=00, TSR=00, TCR=0 */
 308 /* GPIO Output:         OSR=00, ISR=00, TSR=00, TCR=1 */
 309 /* Alt. Funtion Input:  OSR=00, ISR=01, TSR=00, TCR=0 */
 310 /* Alt. Funtion Output: OSR=01, ISR=00, TSR=00, TCR=1 */
 311 #define CONFIG_SYS_GPIO0_OSRL           0x40000500  /*  0 ... 15 */
 312 #define CONFIG_SYS_GPIO0_OSRH           0x00000110  /* 16 ... 31 */
 313 #define CONFIG_SYS_GPIO0_ISR1L          0x00000000  /*  0 ... 15 */
 314 #define CONFIG_SYS_GPIO0_ISR1H          0x14000045  /* 16 ... 31 */
 315 #define CONFIG_SYS_GPIO0_TSRL           0x00000000  /*  0 ... 15 */
 316 #define CONFIG_SYS_GPIO0_TSRH           0x00000000  /* 16 ... 31 */
 317 #define CONFIG_SYS_GPIO0_TCR            0xF7FE0014  /*  0 ... 31 */
 318
 319 #define CONFIG_SYS_EEPROM_WP            (0x80000000 >> 8)    /* GPIO8 */
 320 #define CONFIG_SYS_PLD_RESET            (0x80000000 >> 12)   /* GPIO12 */
 321
 322 /*
 323  * Default speed selection (cpu_plb_opb_ebc) in mhz.
 324  * This value will be set if iic boot eprom is disabled.
 325  */
 326 #define PLLMR0_DEFAULT   PLLMR0_133_66_66_33
 327 #define PLLMR1_DEFAULT   PLLMR1_133_66_66_33
 328
 329 #endif  /* __CONFIG_H */