include/configs/IceCube.h

   1 /*
   2  * (C) Copyright 2003
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*
  28  * High Level Configuration Options
  29  * (easy to change)
  30  */
  31
  32 #define CONFIG_MPC5XXX          1       /* This is an MPC5xxx CPU */
  33 #define CONFIG_ICECUBE          1       /* ... on IceCube board */
  34
  35 #define CFG_MPC5XXX_CLKIN       33333333 /* ... running at 33MHz */
  36
  37 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  38 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
  39
  40 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
  41 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  42 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
  43 #endif
  44
  45 /*
  46  * Serial console configuration
  47  */
  48 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1 */
  49 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  50 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  51
  52
  53 #ifdef CONFIG_MPC5200   /* MPC5100 PCI is not supported yet. */
  54 /*
  55  * PCI Mapping:
  56  * 0x40000000 - 0x4fffffff - PCI Memory
  57  * 0x50000000 - 0x50ffffff - PCI IO Space
  58  */
  59 #define CONFIG_PCI              1
  60 #define CONFIG_PCI_PNP          1
  61 #define CONFIG_PCI_SCAN_SHOW    1
  62
  63 #define CONFIG_PCI_MEM_BUS      0x40000000
  64 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
  65 #define CONFIG_PCI_MEM_SIZE     0x10000000
  66
  67 #define CONFIG_PCI_IO_BUS       0x50000000
  68 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
  69 #define CONFIG_PCI_IO_SIZE      0x01000000
  70
  71 #define CONFIG_NET_MULTI        1
  72 #define CONFIG_EEPRO100         1
  73 #define CFG_RX_ETH_BUFFER       8  /* use 8 rx buffer on eepro100  */
  74 #define CONFIG_NS8382X          1
  75
  76 #define ADD_PCI_CMD             CFG_CMD_PCI
  77
  78 #else   /* MPC5100 */
  79
  80 #define ADD_PCI_CMD             0  /* no CFG_CMD_PCI */
  81
  82 #endif
  83
  84 /*
  85  * Supported commands
  86  */
  87 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL | ADD_PCI_CMD | \
  88                                  CFG_CMD_I2C | CFG_CMD_EEPROM)
  89
  90 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  91 #include <cmd_confdefs.h>
  92
  93 /*
  94  * Autobooting
  95  */
  96 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
  97 #define CONFIG_BOOTCOMMAND      "bootm 100000"  /* autoboot command */
  98 #define CONFIG_BOOTARGS         "root=/dev/ram rw"
  99
 100 #if defined(CONFIG_MPC5200)
 101 /*
 102  * IPB Bus clocking configuration.
 103  */
 104 #undef CFG_IPBSPEED_133                 /* define for 133MHz speed */
 105 #endif
 106 /*
 107  * I2C configuration
 108  */
 109 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 110 #define CFG_I2C_MODULE          2       /* Select I2C module #1 or #2 */
 111
 112 #define CFG_I2C_SPEED           100000 /* 100 kHz */
 113 #define CFG_I2C_SLAVE           0x7F
 114
 115 /*
 116  * EEPROM configuration
 117  */
 118 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x */
 119 #define CFG_I2C_EEPROM_ADDR_LEN         1
 120 #define CFG_EEPROM_PAGE_WRITE_BITS      3
 121 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  70
 122
 123 /*
 124  * Flash configuration
 125  */
 126 #define CFG_FLASH_16M           1
 127
 128 #if !defined(CFG_FLASH_16M) /* 8Mb chips support only */
 129 #define CFG_FLASH_BASE          0xff800000
 130 #define CFG_FLASH_SIZE          0x00800000
 131 #define CFG_MAX_FLASH_BANKS     1       /* max num of memory banks      */
 132 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x740000)
 133 #else
 134 #define CFG_FLASH_BASE          0xff000000
 135 #define CFG_FLASH_SIZE          0x01000000
 136 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x740000 + 0x800000)
 137 #define CFG_MAX_FLASH_BANKS     2       /* max num of memory banks      */
 138 #endif
 139
 140 #define CFG_MAX_FLASH_SECT      128     /* max num of sects on one chip */
 141
 142 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
 143 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
 144
 145 #undef CONFIG_FLASH_16BIT       /* Flash is 8-bit */
 146
 147
 148 /*
 149  * Environment settings
 150  */
 151 #define CFG_ENV_IS_IN_FLASH     1
 152 #define CFG_ENV_SIZE            0x10000
 153 #define CFG_ENV_SECT_SIZE       0x10000
 154 #define CONFIG_ENV_OVERWRITE    1
 155
 156 /*
 157  * Memory map
 158  */
 159 #define CFG_MBAR                0xf0000000
 160 #define CFG_SDRAM_BASE          0x00000000
 161 #define CFG_DEFAULT_MBAR        0x80000000
 162
 163 /* Use SRAM until RAM will be available */
 164 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 165 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE       /* End of used area in DPRAM */
 166
 167
 168 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 169 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 170 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 171
 172 #define CFG_MONITOR_BASE    TEXT_BASE
 173 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 174 #   define CFG_RAMBOOT          1
 175 #endif
 176
 177 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256 kB for Monitor   */
 178 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
 179 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 180
 181 /*
 182  * Ethernet configuration
 183  */
 184 #define CONFIG_MPC5XXX_FEC      1
 185 #define CONFIG_FEC_10MBIT 1 /* Workaround for FEC 100Mbit problem */
 186
 187 /*
 188  * GPIO configuration
 189  */
 190 #define CFG_GPS_PORT_CONFIG     0x10000004
 191
 192 /*
 193  * Miscellaneous configurable options
 194  */
 195 #define CFG_LONGHELP                    /* undef to save memory     */
 196 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 197 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 198 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 199 #else
 200 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 201 #endif
 202 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size */
 203 #define CFG_MAXARGS             16              /* max number of command args   */
 204 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 205
 206 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 207 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
 208
 209 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 210
 211 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 212
 213 /*
 214  * Various low-level settings
 215  */
 216 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 217 #define CFG_HID0_FINAL          HID0_ICE
 218
 219 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 220 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 221 #define CFG_BOOTCS_CFG          0x00047801
 222 #define CFG_CS0_START           CFG_FLASH_BASE
 223 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 224
 225 #define CFG_CS_BURST            0x00000000
 226 #define CFG_CS_DEADCYCLE        0x33333333
 227
 228 #define CFG_RESET_ADDRESS       0xff000000
 229
 230 #endif /* __CONFIG_H */