include/configs/cmi_mpc5xx.h

   1 /*
   2  * (C) Copyright 2003
   3  * Martin Winistoerfer, martinwinistoerfer@gmx.ch.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 /*
   9  * File:                cmi_mpc5xx.h
  10  *
  11  * Discription:         Config header file for cmi
  12  *                      board  using an MPC5xx CPU
  13  *
  14  */
  15
  16 #ifndef __CONFIG_H
  17 #define __CONFIG_H
  18
  19 /*
  20  * High Level Configuration Options
  21  */
  22
  23 #define CONFIG_MPC555           1               /* This is an MPC555 CPU                */
  24 #define CONFIG_CMI              1               /* Using the customized cmi board       */
  25
  26 #define CONFIG_SYS_TEXT_BASE    0x02000000      /* Boot from flash at location 0x00000000 */
  27
  28 /* Serial Console Configuration */
  29 #define CONFIG_5xx_CONS_SCI1
  30 #undef  CONFIG_5xx_CONS_SCI2
  31
  32 #define CONFIG_BAUDRATE         57600
  33
  34
  35 /*
  36  * BOOTP options
  37  */
  38 #define CONFIG_BOOTP_BOOTFILESIZE
  39 #define CONFIG_BOOTP_BOOTPATH
  40 #define CONFIG_BOOTP_GATEWAY
  41 #define CONFIG_BOOTP_HOSTNAME
  42
  43
  44 /*
  45  * Command line configuration.
  46  */
  47 #include <config_cmd_default.h>
  48
  49 #undef  CONFIG_CMD_NFS
  50
  51 #define CONFIG_CMD_MEMORY
  52 #define CONFIG_CMD_LOADB
  53 #define CONFIG_CMD_REGINFO
  54 #define CONFIG_CMD_FLASH
  55 #define CONFIG_CMD_LOADS
  56 #define CONFIG_CMD_ASKENV
  57 #define CONFIG_CMD_BDI
  58 #define CONFIG_CMD_CONSOLE
  59 #define CONFIG_CMD_SAVEENV
  60 #define CONFIG_CMD_RUN
  61 #define CONFIG_CMD_IMI
  62
  63
  64 #if 0
  65 #define CONFIG_BOOTDELAY        -1              /* autoboot disabled                    */
  66 #else
  67 #define CONFIG_BOOTDELAY        5               /* autoboot after 5 seconds             */
  68 #endif
  69 #define CONFIG_BOOTCOMMAND      "go 02034004"   /* autoboot command                     */
  70
  71 #define CONFIG_BOOTARGS         ""              /* Assuming OS Image in 4 flash sector at offset 4004 */
  72
  73 #define CONFIG_WATCHDOG                         /* turn on platform specific watchdog   */
  74
  75 #define CONFIG_STATUS_LED       1               /* Enable status led */
  76
  77 #define CONFIG_LOADS_ECHO       1               /* Echo on for serial download */
  78
  79 /*
  80  * Miscellaneous configurable options
  81  */
  82
  83 #define CONFIG_SYS_LONGHELP                             /* undef to save memory         */
  84 #if defined(CONFIG_CMD_KGDB)
  85 #define CONFIG_SYS_CBSIZE               1024            /* Console I/O Buffer Size      */
  86 #else
  87 #define CONFIG_SYS_CBSIZE               256             /* Console I/O Buffer Size      */
  88 #endif
  89 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
  90 #define CONFIG_SYS_MAXARGS              16             /* max number of command args    */
  91 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
  92
  93 #define CONFIG_SYS_MEMTEST_START        0x00000000      /* memtest works on             */
  94 #define CONFIG_SYS_MEMTEST_END          0x000fa000      /* 1 MB in SRAM                 */
  95
  96 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address         */
  97
  98 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 1250000 }
  99
 100
 101 /*
 102  * Low Level Configuration Settings
 103  */
 104
 105 /*
 106  * Internal Memory Mapped (This is not the IMMR content)
 107  */
 108 #define CONFIG_SYS_IMMR         0x01000000              /* Physical start adress of internal memory map */
 109
 110 /*
 111  * Definitions for initial stack pointer and data area
 112  */
 113 #define CONFIG_SYS_INIT_RAM_ADDR        (CONFIG_SYS_IMMR + 0x003f9800)  /* Physical start adress of internal MPC555 writable RAM */
 114 #define CONFIG_SYS_INIT_RAM_SIZE        (CONFIG_SYS_IMMR + 0x003fffff)  /* Physical end adress of internal MPC555 used RAM area */
 115 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - CONFIG_SYS_INIT_RAM_ADDR) - GENERATED_GBL_DATA_SIZE) /* Offset from the beginning of ram */
 116 #define CONFIG_SYS_INIT_SP_ADDR 0x013fa000              /* Physical start adress of inital stack */
 117
 118 /*
 119  * Start addresses for the final memory configuration
 120  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
 121  */
 122 #define CONFIG_SYS_SDRAM_BASE           0x00000000      /* Monitor won't change memory map                      */
 123 #define CONFIG_SYS_FLASH_BASE           0x02000000      /* External flash */
 124 #define PLD_BASE                0x03000000      /* PLD  */
 125 #define ANYBUS_BASE             0x03010000      /* Anybus Module */
 126
 127 #define CONFIG_SYS_RESET_ADRESS 0x01000000      /* Adress which causes reset */
 128 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE   /* CONFIG_SYS_TEXT_BASE is defined in the board config.mk file. */
 129                                                 /* This adress is given to the linker with -Ttext to    */
 130                                                 /* locate the text section at this adress.              */
 131 #define CONFIG_SYS_MONITOR_LEN          (192 << 10)     /* Reserve 192 kB for Monitor                           */
 132 #define CONFIG_SYS_MALLOC_LEN           (64 << 10)      /* Reserve 128 kB for malloc()                          */
 133
 134 /*
 135  * For booting Linux, the board info and command line data
 136  * have to be in the first 8 MB of memory, since this is
 137  * the maximum mapped by the Linux kernel during initialization.
 138  */
 139 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux         */
 140
 141
 142 /*-----------------------------------------------------------------------
 143  * FLASH organization
 144  *-----------------------------------------------------------------------
 145  *
 146  */
 147
 148 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* Max number of memory banks           */
 149 #define CONFIG_SYS_MAX_FLASH_SECT       64              /* Max number of sectors on one chip    */
 150 #define CONFIG_SYS_FLASH_ERASE_TOUT     180000          /* Timeout for Flash Erase (in ms)      */
 151 #define CONFIG_SYS_FLASH_WRITE_TOUT     600             /* Timeout for Flash Write (in ms)      */
 152 #define CONFIG_SYS_FLASH_PROTECTION    1                /* Physically section protection on     */
 153
 154 #define CONFIG_ENV_IS_IN_FLASH  1
 155
 156 #ifdef  CONFIG_ENV_IS_IN_FLASH
 157 #define CONFIG_ENV_OFFSET               0x00020000      /* Environment starts at this adress    */
 158 #define CONFIG_ENV_SIZE         0x00010000      /* Set whole sector as env              */
 159 #define CONFIG_SYS_USE_PPCENV                           /* Environment embedded in sect .ppcenv */
 160 #endif
 161
 162 /*-----------------------------------------------------------------------
 163  * SYPCR - System Protection Control
 164  * SYPCR can only be written once after reset!
 165  *-----------------------------------------------------------------------
 166  * SW Watchdog freeze
 167  */
 168 #if defined(CONFIG_WATCHDOG)
 169 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
 170                          SYPCR_SWE | SYPCR_SWRI| SYPCR_SWP)
 171 #else
 172 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
 173                          SYPCR_SWP)
 174 #endif  /* CONFIG_WATCHDOG */
 175
 176 /*-----------------------------------------------------------------------
 177  * TBSCR - Time Base Status and Control
 178  *-----------------------------------------------------------------------
 179  * Clear Reference Interrupt Status, Timebase freezing enabled
 180  */
 181 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
 182
 183 /*-----------------------------------------------------------------------
 184  * PISCR - Periodic Interrupt Status and Control
 185  *-----------------------------------------------------------------------
 186  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
 187  */
 188 #define CONFIG_SYS_PISCR        (PISCR_PITF)
 189
 190 /*-----------------------------------------------------------------------
 191  * SCCR - System Clock and reset Control Register
 192  *-----------------------------------------------------------------------
 193  * Set clock output, timebase and RTC source and divider,
 194  * power management and some other internal clocks
 195  */
 196 #define SCCR_MASK       SCCR_EBDF00
 197 #define CONFIG_SYS_SCCR (SCCR_TBS     | SCCR_RTDIV    | SCCR_RTSEL    | \
 198                          SCCR_COM00   | SCCR_DFNL000 | SCCR_DFNH000)
 199
 200 /*-----------------------------------------------------------------------
 201  * SIUMCR - SIU Module Configuration
 202  *-----------------------------------------------------------------------
 203  * Data show cycle
 204  */
 205 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC00)         /* Disable data show cycle      */
 206
 207 /*-----------------------------------------------------------------------
 208  * PLPRCR - PLL, Low-Power, and Reset Control Register
 209  *-----------------------------------------------------------------------
 210  * Set all bits to 40 Mhz
 211  *
 212  */
 213 #define CONFIG_SYS_OSC_CLK      ((uint)4000000)         /* Oscillator clock is 4MHz     */
 214 #define CONFIG_SYS_PLPRCR       (PLPRCR_MF_9 | PLPRCR_DIVF_0)
 215
 216
 217 /*-----------------------------------------------------------------------
 218  * UMCR - UIMB Module Configuration Register
 219  *-----------------------------------------------------------------------
 220  *
 221  */
 222 #define CONFIG_SYS_UMCR (UMCR_FSPEED)           /* IMB clock same as U-bus      */
 223
 224 /*-----------------------------------------------------------------------
 225  * ICTRL - I-Bus Support Control Register
 226  */
 227 #define CONFIG_SYS_ICTRL        (ICTRL_ISCT_SER_7)      /* Take out of serialized mode  */
 228
 229 /*-----------------------------------------------------------------------
 230  * USIU - Memory Controller Register
 231  *-----------------------------------------------------------------------
 232  */
 233
 234 #define CONFIG_SYS_BR0_PRELIM           (CONFIG_SYS_FLASH_BASE | BR_V | BR_BI | BR_PS_16)
 235 #define CONFIG_SYS_OR0_PRELIM           (OR_ADDR_MK_FF | OR_SCY_3)
 236 #define CONFIG_SYS_BR1_PRELIM           (ANYBUS_BASE)
 237 #define CONFIG_SYS_OR1_PRELIM           (OR_ADDR_MK_FFFF | OR_SCY_1 | OR_ETHR)
 238 #define CONFIG_SYS_BR2_PRELIM           (CONFIG_SYS_SDRAM_BASE | BR_V | BR_PS_32)
 239 #define CONFIG_SYS_OR2_PRELIM           (OR_ADDR_MK_FF)
 240 #define CONFIG_SYS_BR3_PRELIM           (PLD_BASE | BR_V | BR_BI | BR_LBDIR | BR_PS_8)
 241 #define CONFIG_SYS_OR3_PRELIM           (OR_ADDR_MK_FF | OR_TRLX | OR_BSCY | OR_SCY_8 | \
 242                                  OR_ACS_10 | OR_ETHR | OR_CSNT)
 243
 244 #define FLASH_BASE0_PRELIM      CONFIG_SYS_FLASH_BASE   /* We don't realign the flash   */
 245
 246 /*-----------------------------------------------------------------------
 247  * DER - Timer Decrementer
 248  *-----------------------------------------------------------------------
 249  * Initialise to zero
 250  */
 251 #define CONFIG_SYS_DER                  0x00000000
 252
 253 #endif  /* __CONFIG_H */