include/configs/inka4x0.h

   1 /*
   2  * (C) Copyright 2003-2004
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27 /*
  28  * High Level Configuration Options
  29  * (easy to change)
  30  */
  31
  32 #define CONFIG_MPC5xxx          1       /* This is an MPC5xxx CPU */
  33 #define CONFIG_MPC5200          1       /* (more precisely an MPC5200 CPU) */
  34 #define CONFIG_INKA4X0          1       /* INKA4x0 board */
  35
  36 #define CFG_MPC5XXX_CLKIN       33000000 /* ... running at 33.000000MHz */
  37
  38 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  39 #define BOOTFLAG_WARM           0x02    /* Software reboot           */
  40
  41 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
  42 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  43 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
  44 #endif
  45
  46 /*
  47  * Serial console configuration
  48  */
  49 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1 */
  50 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  51 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  52
  53 /*
  54  * Supported commands
  55  */
  56 #define CONFIG_COMMANDS        (CONFIG_CMD_DFL | CFG_CMD_DHCP)
  57
  58 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  59 #include <cmd_confdefs.h>
  60
  61 #if (TEXT_BASE == 0xFFE00000)           /* Boot low */
  62 #   define CFG_LOWBOOT          1
  63 #endif
  64
  65 /*
  66  * Autobooting
  67  */
  68 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
  69
  70 #define CONFIG_PREBOOT  "echo;" \
  71         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
  72         "echo"
  73
  74 #undef  CONFIG_BOOTARGS
  75
  76 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
  77         "netdev=eth0\0"                                                 \
  78         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
  79                 "nfsroot=$(serverip):$(rootpath)\0"                     \
  80         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
  81         "addip=setenv bootargs $(bootargs) "                            \
  82                 "ip=$(ipaddr):$(serverip):$(gatewayip):$(netmask)"      \
  83                 ":$(hostname):$(netdev):off panic=1\0"                  \
  84         "flash_nfs=run nfsargs addip;"                                  \
  85                 "bootm $(kernel_addr)\0"                                \
  86         "net_nfs=tftp 200000 $(bootfile);run nfsargs addip;bootm\0"     \
  87         "rootpath=/opt/eldk/ppc_82xx\0"                                 \
  88         ""
  89
  90 #define CONFIG_BOOTCOMMAND      "run net_nfs"
  91
  92 /*
  93  * IPB Bus clocking configuration.
  94  */
  95 #define CFG_IPBSPEED_133                /* define for 133MHz speed */
  96
  97 /*
  98  * Flash configuration
  99  */
 100 #define CFG_FLASH_BASE          0xFFE00000
 101
 102 #define CFG_FLASH_SIZE          0x00200000 /* 2 MByte */
 103 #define CFG_MAX_FLASH_SECT      35      /* max num of sects on one chip */
 104
 105 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x4000) /* second sector */
 106 #define CFG_MAX_FLASH_BANKS     1       /* max num of flash banks
 107                                            (= chip selects) */
 108 #define CFG_FLASH_ERASE_TOUT    240000  /* Flash Erase Timeout (in ms)  */
 109 #define CFG_FLASH_WRITE_TOUT    500     /* Flash Write Timeout (in ms)  */
 110
 111 /*
 112  * Environment settings
 113  */
 114 #define CFG_ENV_IS_IN_FLASH     1
 115 #define CFG_ENV_SIZE            0x2000
 116 #define CFG_ENV_SECT_SIZE       0x2000
 117 #define CONFIG_ENV_OVERWRITE    1
 118
 119 /*
 120  * Memory map
 121  */
 122 #define CFG_MBAR                0xF0000000
 123 #define CFG_SDRAM_BASE          0x00000000
 124 #define CFG_DEFAULT_MBAR        0x80000000
 125
 126 #define CONFIG_MPC5200_DDR
 127
 128 /* Use ON-Chip SRAM until RAM will be available */
 129 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 130 #ifdef CONFIG_POST
 131 /* preserve space for the post_word at end of on-chip SRAM */
 132 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_POST_SIZE
 133 #else
 134 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE
 135 #endif
 136
 137
 138 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 139 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 140 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 141
 142 #define CFG_MONITOR_BASE    TEXT_BASE
 143 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 144 #   define CFG_RAMBOOT          1
 145 #endif
 146
 147 #define CFG_MONITOR_LEN         (192 << 10)     /* Reserve 192 kB for Monitor   */
 148 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128 kB for malloc()  */
 149 #define CFG_BOOTMAPSZ           (8 << 20)       /* Initial Memory map for Linux */
 150
 151 /*
 152  * Ethernet configuration
 153  */
 154 #define CONFIG_MPC5xxx_FEC      1
 155 /*
 156  * Define CONFIG_FEC_10MBIT to force FEC at 10Mb
 157  */
 158 /* #define CONFIG_FEC_10MBIT 1 */
 159 #define CONFIG_PHY_ADDR         0x00
 160
 161 /*
 162  * GPIO configuration
 163  *
 164  * use pin gpio_wkup_6 as second SDRAM chip select (mem_cs1):
 165  *      Bit 0 (mask: 0x80000000): 1
 166  * use ALT CAN position: Bits 2-3 (mask: 0x30000000):
 167  *      00 -> No Alternatives, I2C1 is used for onboard EEPROM
 168  *      01 -> CAN1 on I2C1, CAN2 on Tmr0/1 do not use on TQM5200 with onboard
 169  *            EEPROM
 170  * use PSC1 as UART: Bits 28-31 (mask: 0x00000007): 0100
 171  * use PSC6_1 and PSC6_3 as GPIO: Bits 9:11 (mask: 0x07000000):
 172  *      011 -> PSC6 could not be used as UART or CODEC. IrDA still possible.
 173  * GPIO on PSC6_3 is used in post_hotkeys_pressed() to enable extended POST
 174  * tests.
 175  */
 176 #if defined (CONFIG_MINIFAP)
 177 #define CFG_GPS_PORT_CONFIG     0x93000004
 178 #else
 179 #define CFG_GPS_PORT_CONFIG     0x83000004
 180 #endif
 181
 182 /*
 183  * RTC configuration
 184  */
 185 #define CONFIG_RTC_MPC5200      1       /* use internal MPC5200 RTC */
 186
 187 /*
 188  * Miscellaneous configurable options
 189  */
 190 #define CFG_LONGHELP                    /* undef to save memory     */
 191 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt   */
 192 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 193 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size  */
 194 #else
 195 #define CFG_CBSIZE              256     /* Console I/O Buffer Size  */
 196 #endif
 197 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
 198 #define CFG_MAXARGS             16      /* max number of command args   */
 199 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
 200
 201 /* Enable an alternate, more extensive memory test */
 202 #define CFG_ALT_MEMTEST
 203
 204 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 205 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM  */
 206
 207 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 208
 209 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 210
 211 /*
 212  * Enable loopw commando. This has only affect, if CFG_CMD_MEM is defined,
 213  * which is normally part of the default commands (CFV_CMD_DFL)
 214  */
 215 #define CONFIG_LOOPW
 216
 217 /*
 218  * Various low-level settings
 219  */
 220 #if defined(CONFIG_MPC5200)
 221 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 222 #define CFG_HID0_FINAL          HID0_ICE
 223 #else
 224 #define CFG_HID0_INIT           0
 225 #define CFG_HID0_FINAL          0
 226 #endif
 227
 228 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 229 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 230 #define CFG_BOOTCS_CFG          0x00087800 /* for pci_clk  = 66 MHz */
 231 #define CFG_CS0_START           CFG_FLASH_BASE
 232 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 233
 234 #define CFG_CS_BURST            0x00000000
 235 #define CFG_CS_DEADCYCLE        0x33333333
 236
 237 #endif /* __CONFIG_H */