include/configs/sc520_cdp.h

   1 /*
   2  * (C) Copyright 2002
   3  * Daniel Engström, Omicron Ceti AB, daniel@omicron.se.
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 /*
  25  * board/config.h - configuration options, board specific
  26  */
  27
  28 #ifndef __CONFIG_H
  29 #define __CONFIG_H
  30
  31 /*
  32  * High Level Configuration Options
  33  * (easy to change)
  34  */
  35
  36 #define CONFIG_X86              1       /* This is a X86 CPU            */
  37 #define CONFIG_SC520            1       /* Include support for AMD SC520 */
  38 #define CONFIG_ALI152X          1       /* Include support for Ali 152x SIO */
  39
  40 #define CFG_SDRAM_PRECHARGE_DELAY 6     /* 6T */
  41 #define CFG_SDRAM_REFRESH_RATE    78    /* 7.8uS (choices are 7.8, 15.6, 31.2 or 62.5uS) */
  42 #define CFG_SDRAM_RAS_CAS_DELAY   3     /* 3T */
  43
  44 /* define at most one of these */
  45 #undef CFG_SDRAM_CAS_LATENCY_2T
  46 #define CFG_SDRAM_CAS_LATENCY_3T
  47
  48 #define CFG_SC520_HIGH_SPEED    0       /* 100 or 133MHz */
  49 #define CFG_RESET_GENERIC       1       /* use tripple-fault to reset cpu */
  50 #undef  CFG_RESET_SC520                 /* use SC520 MMCR's to reset cpu */
  51 #undef  CFG_TIMER_SC520                 /* use SC520 swtimers */
  52 #define CFG_TIMER_GENERIC       1       /* use the i8254 PIT timers */
  53 #undef  CFG_TIMER_TSC                   /* use the Pentium TSC timers */
  54 #define  CFG_USE_SIO_UART       0       /* prefer the uarts on the SIO to those
  55                                          * in the SC520 on the CDP */
  56
  57 #define CFG_STACK_SIZE          0x8000  /* Size of bootloader stack */
  58
  59 #define CONFIG_SHOW_BOOT_PROGRESS 1
  60 #define CONFIG_LAST_STAGE_INIT    1
  61
  62 /*
  63  * Size of malloc() pool
  64  */
  65 #define CONFIG_MALLOC_SIZE      (CFG_ENV_SIZE + 128*1024)
  66
  67
  68 #define CONFIG_BAUDRATE         9600
  69
  70 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL | CFG_CMD_PCI | CFG_CMD_JFFS2 | CFG_CMD_IDE | CFG_CMD_NET | CFG_CMD_EEPROM)
  71
  72 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
  73 #include <cmd_confdefs.h>
  74
  75 #define CONFIG_BOOTDELAY        15
  76 #define CONFIG_BOOTARGS         "root=/dev/mtdblock0 console=ttyS0,9600"
  77 /* #define CONFIG_BOOTCOMMAND   "bootm 38000000" */
  78
  79 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  80 #define CONFIG_KGDB_BAUDRATE    115200          /* speed to run kgdb serial port */
  81 #define CONFIG_KGDB_SER_INDEX   2               /* which serial port to use */
  82 #endif
  83
  84
  85 /*
  86  * Miscellaneous configurable options
  87  */
  88 #define CFG_LONGHELP                            /* undef to save memory         */
  89 #define CFG_PROMPT              "boot > "       /* Monitor Command Prompt       */
  90 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
  91 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
  92 #define CFG_MAXARGS             16              /* max number of command args   */
  93 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
  94
  95 #define CFG_MEMTEST_START       0x00100000      /* memtest works on     */
  96 #define CFG_MEMTEST_END         0x01000000      /* 1 ... 16 MB in DRAM  */
  97
  98 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
  99
 100 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 101
 102 #define CFG_HZ                  1024            /* incrementer freq: 1kHz */
 103
 104                                                 /* valid baudrates */
 105 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
 106
 107
 108 /*-----------------------------------------------------------------------
 109  * Physical Memory Map
 110  */
 111 #define CONFIG_NR_DRAM_BANKS    4          /* we have 4 banks of DRAM */
 112
 113 /*-----------------------------------------------------------------------
 114  * FLASH and environment organization
 115  */
 116
 117
 118 #define CFG_MAX_FLASH_BANKS     3       /* max number of memory banks           */
 119 #define CFG_MAX_FLASH_SECT      64      /* max number of sectors on one chip    */
 120
 121 /* timeout values are in ticks */
 122 #define CFG_FLASH_ERASE_TOUT    (2*CFG_HZ) /* Timeout for Flash Erase */
 123 #define CFG_FLASH_WRITE_TOUT    (2*CFG_HZ) /* Timeout for Flash Write */
 124
 125 #define CONFIG_SPI_EEPROM      /* Support for SPI EEPROMs (AT25128) */
 126 #define CONFIG_MW_EEPROM       /* Support for MicroWire EEPROMs (AT93LC46) */
 127
 128
 129 /* allow to overwrite serial and ethaddr */
 130 #define CONFIG_ENV_OVERWRITE
 131
 132
 133 /* Environment in EEPROM */
 134 #define CFG_ENV_IS_IN_EEPROM   1
 135 #define CONFIG_SPI
 136 #define CFG_ENV_SIZE           0x4000   /* Total Size of Environment EEPROM 16k is SPI is used or 128 bytes if MW is used*/
 137 #define CFG_ENV_OFFSET         0
 138 #define CONFIG_SC520_CDP_USE_SPI  /* Store configuration in the SPI part */
 139 #undef CONFIG_SC520_CDP_USE_MW    /* Store configuration in the MicroWire part */
 140 #define CONFIG_SPI_X 1
 141 #define CFG_JFFS2_FIRST_BANK    0           /* use for JFFS2 */
 142 #define CFG_JFFS2_NUM_BANKS     1           /*  */
 143
 144 /*-----------------------------------------------------------------------
 145  * Device drivers
 146  */
 147 #define CONFIG_NET_MULTI        /* Multi ethernet cards support */
 148 #define CONFIG_PCNET
 149 #define CONFIG_PCNET_79C973
 150 #define CONFIG_PCNET_79C975
 151 #define PCNET_HAS_PROM         1
 152
 153 /************************************************************
 154  * IDE/ATA stuff
 155  ************************************************************/
 156 #define CFG_IDE_MAXBUS          1   /* max. 2 IDE busses        */
 157 #define CFG_IDE_MAXDEVICE       (CFG_IDE_MAXBUS*2) /* max. 2 drives per IDE bus */
 158
 159 #define CFG_ATA_IDE0_OFFSET     0x01F0  /* ide0 offste */
 160 /*#define CFG_ATA_IDE1_OFFSET   0x0170  /###* ide1 offset */
 161 #define CFG_ATA_DATA_OFFSET     0       /* data reg offset      */
 162 #define CFG_ATA_REG_OFFSET      0       /* reg offset */
 163 #define CFG_ATA_ALT_OFFSET      0x200   /* alternate register offset */
 164 #define CFG_ATA_BASE_ADDR       0
 165
 166 #undef  CONFIG_IDE_LED                  /* no led for ide supported     */
 167 #undef  CONFIG_IDE_RESET                /* reset for ide unsupported... */
 168 #undef  CONFIG_IDE_RESET_ROUTINE        /* no special reset function */
 169
 170 /************************************************************
 171  * ATAPI support (experimental)
 172  ************************************************************/
 173 #define CONFIG_ATAPI                    /* enable ATAPI Support */
 174
 175 /************************************************************
 176  * DISK Partition support
 177  ************************************************************/
 178 #define CONFIG_DOS_PARTITION
 179 #define CONFIG_MAC_PARTITION
 180 #define CONFIG_ISO_PARTITION /* Experimental */
 181
 182 /************************************************************
 183  * Video/Keyboard support
 184  ************************************************************/
 185 #define CONFIG_VIDEO                    /* To enable video controller support */
 186 #define CONFIG_I8042_KBD
 187 #define CFG_ISA_IO 0
 188
 189
 190 /************************************************************
 191  * RTC
 192  ***********************************************************/
 193 #define CONFIG_RTC_MC146818
 194 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
 195
 196 /*
 197  * PCI stuff
 198  */
 199 #define CONFIG_PCI                                /* include pci support */
 200 #define CONFIG_PCI_PNP                            /* pci plug-and-play */
 201 #define CONFIG_PCI_SCAN_SHOW
 202
 203 #define CFG_FIRST_PCI_IRQ   10
 204 #define CFG_SECOND_PCI_IRQ  9
 205 #define CFG_THIRD_PCI_IRQ   11
 206 #define CFG_FORTH_PCI_IRQ   15
 207
 208 #endif  /* __CONFIG_H */