include/configs/v38b.h

   1 /*
   2  * (C) Copyright 2003-2006 Wolfgang Denk, DENX Software Engineering,
   3  * wd@denx.de.
   4  *
   5  * See file CREDITS for list of people who contributed to this project.
   6  *
   7  * This program is free software; you can redistribute it and/or modify it
   8  * under the terms of the GNU General Public License as published by the Free
   9  * Software Foundation; either version 2 of the License, or (at your option)
  10  * any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful, but WITHOUT
  13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  14  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License
  15  * for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License along
  18  * with this program; if not, write to the Free Software Foundation, Inc., 59
  19  * Temple Place, Suite 330, Boston, MA 02111-1307 USA
  20  */
  21
  22 #ifndef __CONFIG_H
  23 #define __CONFIG_H
  24
  25 /*
  26  * High Level Configuration Options
  27  * (easy to change)
  28  */
  29 #define CONFIG_MPC5xxx                  1       /* This is an MPC5xxx CPU */
  30 #define CONFIG_MPC5200                  1       /* This is an MPC5200 CPU */
  31 #define CONFIG_V38B                     1       /* ...on V38B board */
  32 #define CFG_MPC5XXX_CLKIN       33000000        /* ...running at 33.000000MHz */
  33
  34 #define CONFIG_RTC_PCF8563              1       /* has PCF8563 RTC */
  35 #define CONFIG_MPC5200_DDR              1       /* has DDR SDRAM */
  36
  37 #define CONFIG_HW_WATCHDOG              1       /* has watchdog */
  38
  39 #define CONFIG_NETCONSOLE               1
  40
  41 #define CONFIG_BOARD_EARLY_INIT_R       1       /* do board-specific init */
  42
  43 #define CFG_XLB_PIPELINING              1       /* gives better performance */
  44
  45 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH  */
  46 #define BOOTFLAG_WARM           0x02    /* Software reboot */
  47
  48 #define CFG_CACHELINE_SIZE      32      /* For MPC5xxx CPUs */
  49 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
  50 #  define CFG_CACHELINE_SHIFT   5       /* log base 2 of the above value */
  51 #endif
  52
  53 /*
  54  * Serial console configuration
  55  */
  56 #define CONFIG_PSC_CONSOLE      1       /* console is on PSC1 */
  57 #define CONFIG_BAUDRATE         115200  /* ... at 115200 bps */
  58 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200, 230400 }
  59
  60 /*
  61  * DDR
  62  */
  63 #define SDRAM_DDR               1       /* is DDR */
  64 /* Settings for XLB = 132 MHz */
  65 #define SDRAM_MODE              0x018D0000
  66 #define SDRAM_EMODE             0x40090000
  67 #define SDRAM_CONTROL           0x704f0f00
  68 #define SDRAM_CONFIG1           0x73722930
  69 #define SDRAM_CONFIG2           0x47770000
  70 #define SDRAM_TAPDELAY          0x10000000
  71
  72 /*
  73  * PCI - no suport
  74  */
  75 #undef CONFIG_PCI
  76
  77 /*
  78  * Partitions
  79  */
  80 #define CONFIG_MAC_PARTITION    1
  81 #define CONFIG_DOS_PARTITION    1
  82
  83 /*
  84  * USB
  85  */
  86 #define CONFIG_USB_OHCI
  87 #define CONFIG_USB_STORAGE
  88 #define CONFIG_USB_CLOCK        0x0001BBBB
  89 #define CONFIG_USB_CONFIG       0x00001000
  90
  91 /*
  92  * Supported commands
  93  */
  94 #define CONFIG_COMMANDS         (CONFIG_CMD_DFL | \
  95                                  CFG_CMD_FAT    | \
  96                                  CFG_CMD_I2C    | \
  97                                  CFG_CMD_IDE    | \
  98                                  CFG_CMD_PING   | \
  99                                  CFG_CMD_DHCP   | \
 100                                  CFG_CMD_DIAG   | \
 101                                  CFG_CMD_IRQ    | \
 102                                  CFG_CMD_JFFS2  | \
 103                                  CFG_CMD_MII    | \
 104                                  CFG_CMD_SDRAMi | \
 105                                  CFG_CMD_DATE   | \
 106                                  CFG_CMD_USB    | \
 107                                  CFG_CMD_FAT)
 108
 109 #define CONFIG_TIMESTAMP                /* Print image info with timestamp */
 110
 111 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
 112 #include <cmd_confdefs.h>
 113
 114 /*
 115  * Boot low with 16 MB Flash
 116  */
 117 #define CFG_LOWBOOT             1
 118 #define CFG_LOWBOOT16           1
 119
 120 /*
 121  * Autobooting
 122  */
 123 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds */
 124
 125 #define CONFIG_PREBOOT  "echo;" \
 126         "echo Type \"run flash_nfs\" to mount root filesystem over NFS;" \
 127         "echo"
 128
 129 #undef CONFIG_BOOTARGS
 130
 131 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 132         "bootcmd=run net_nfs\0"                                         \
 133         "bootdelay=3\0"                                                 \
 134         "baudrate=115200\0"                                             \
 135         "preboot=echo;echo Type \"run flash_nfs\" to mount root "       \
 136                 "filesystem over NFS; echo\0"                           \
 137         "netdev=eth0\0"                                                 \
 138         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 139         "addip=setenv bootargs $(bootargs) "                            \
 140                 "ip=$(ipaddr):$(serverip):$(gatewayip):"                \
 141                 "$(netmask):$(hostname):$(netdev):off panic=1\0"        \
 142         "flash_nfs=run nfsargs addip;bootm $(kernel_addr)\0"            \
 143         "flash_self=run ramargs addip;bootm $(kernel_addr) "            \
 144                 "$(ramdisk_addr)\0"                                     \
 145         "net_nfs=tftp 200000 $(bootfile);run nfsargs addip;bootm\0"     \
 146         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 147                 "nfsroot=$(serverip):$(rootpath)\0"                     \
 148         "hostname=v38b\0"                                               \
 149         "ethact=FEC ETHERNET\0"                                         \
 150         "rootpath=/opt/eldk-3.1.1/ppc_6xx\0"                            \
 151         "update=prot off ff000000 ff03ffff; era ff000000 ff03ffff; "    \
 152                 "cp.b 200000 ff000000 $(filesize);"                     \
 153                 "prot on ff000000 ff03ffff\0"                           \
 154         "load=tftp 200000 $(u-boot)\0"                                  \
 155         "netmask=255.255.0.0\0"                                         \
 156         "ipaddr=192.168.160.18\0"                                       \
 157         "serverip=192.168.1.1\0"                                        \
 158         "ethaddr=00:e0:ee:00:05:2e\0"                                   \
 159         "bootfile=/tftpboot/v38b/uImage\0"                              \
 160         "u-boot=/tftpboot/v38b/u-boot.bin\0"                            \
 161         ""
 162
 163 #define CONFIG_BOOTCOMMAND      "run net_nfs"
 164
 165 #if defined(CONFIG_MPC5200)
 166 /*
 167  * IPB Bus clocking configuration.
 168  */
 169 #undef CFG_IPBSPEED_133                 /* define for 133MHz speed */
 170 #endif
 171
 172 /*
 173  * I2C configuration
 174  */
 175 #define CONFIG_HARD_I2C         1       /* I2C with hardware support */
 176 #define CFG_I2C_MODULE          2       /* Select I2C module #1 or #2 */
 177 #define CFG_I2C_SPEED           100000  /* 100 kHz */
 178 #define CFG_I2C_SLAVE           0x7F
 179
 180 /*
 181  * EEPROM configuration
 182  */
 183 #define CFG_I2C_EEPROM_ADDR             0x50    /* 1010000x */
 184 #define CFG_I2C_EEPROM_ADDR_LEN         1
 185 #define CFG_EEPROM_PAGE_WRITE_BITS      3
 186 #define CFG_EEPROM_PAGE_WRITE_DELAY_MS  70
 187
 188 /*
 189  * RTC configuration
 190  */
 191 #define CFG_I2C_RTC_ADDR                0x51
 192
 193 /*
 194  * Flash configuration - use CFI driver
 195  */
 196 #define CFG_FLASH_CFI           1               /* Flash is CFI conformant */
 197 #define CFG_FLASH_CFI_DRIVER    1               /* Use the common driver */
 198 #define CFG_FLASH_CFI_AMD_RESET 1
 199 #define CFG_FLASH_BASE          0xFF000000
 200 #define CFG_MAX_FLASH_BANKS     1               /* max num of flash banks */
 201 #define CFG_FLASH_BANKS_LIST    { CFG_FLASH_BASE }
 202 #define CFG_FLASH_SIZE          0x01000000      /* 16 MiB */
 203 #define CFG_MAX_FLASH_SECT      256             /* max num of sects on one chip */
 204 #define CFG_FLASH_USE_BUFFER_WRITE      1       /* flash write speed-up */
 205
 206 /*
 207  * Environment settings
 208  */
 209 #define CFG_ENV_IS_IN_FLASH     1
 210 #define CFG_ENV_ADDR            (CFG_FLASH_BASE + 0x00040000)
 211 #define CFG_ENV_SIZE            0x10000
 212 #define CFG_ENV_SECT_SIZE       0x10000
 213 #define CONFIG_ENV_OVERWRITE    1
 214
 215 /*
 216  * Memory map
 217  */
 218 #define CFG_MBAR                0xF0000000
 219 #define CFG_SDRAM_BASE          0x00000000
 220 #define CFG_DEFAULT_MBAR        0x80000000
 221
 222 /* Use SRAM until RAM will be available */
 223 #define CFG_INIT_RAM_ADDR       MPC5XXX_SRAM
 224 #define CFG_INIT_RAM_END        MPC5XXX_SRAM_SIZE       /* End of used area in DPRAM */
 225
 226 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
 227 #define CFG_GBL_DATA_OFFSET     (CFG_INIT_RAM_END - CFG_GBL_DATA_SIZE)
 228 #define CFG_INIT_SP_OFFSET      CFG_GBL_DATA_OFFSET
 229
 230 #define CFG_MONITOR_BASE        TEXT_BASE
 231 #if (CFG_MONITOR_BASE < CFG_FLASH_BASE)
 232 #   define CFG_RAMBOOT          1
 233 #endif
 234
 235 #define CFG_MONITOR_LEN         (256 << 10)     /* Reserve 256kB for Monitor */
 236 #define CFG_MALLOC_LEN          (128 << 10)     /* Reserve 128kB for malloc() */
 237 #define CFG_BOOTMAPSZ           (8 << 20)       /* Linux initial memory map */
 238
 239 /*
 240  * Ethernet configuration
 241  */
 242 #define CONFIG_MPC5xxx_FEC      1
 243 #define CONFIG_PHY_ADDR         0x00
 244 #define CONFIG_MII              1
 245
 246 /*
 247  * GPIO configuration
 248  */
 249 #define CFG_GPS_PORT_CONFIG     0x90000404
 250
 251 /*
 252  * Miscellaneous configurable options
 253  */
 254 #define CFG_LONGHELP                    /* undef to save memory */
 255 #define CFG_PROMPT              "=> "   /* Monitor Command Prompt */
 256 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
 257 #define CFG_CBSIZE              1024    /* Console I/O Buffer Size */
 258 #else
 259 #define CFG_CBSIZE              256     /* Console I/O Buffer Size */
 260 #endif
 261 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16)   /* Print Buffer Size */
 262 #define CFG_MAXARGS             16              /* max number of command args */
 263 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size */
 264
 265 #define CFG_MEMTEST_START       0x00100000      /* memtest works on */
 266 #define CFG_MEMTEST_END         0x00f00000      /* 1 ... 15 MB in DRAM */
 267
 268 #define CFG_LOAD_ADDR           0x100000        /* default load address */
 269
 270 #define CFG_HZ                  1000    /* decrementer freq: 1 ms ticks */
 271
 272 /*
 273  * Various low-level settings
 274  */
 275 #define CFG_HID0_INIT           HID0_ICE | HID0_ICFI
 276 #define CFG_HID0_FINAL          HID0_ICE
 277
 278 #define CFG_BOOTCS_START        CFG_FLASH_BASE
 279 #define CFG_BOOTCS_SIZE         CFG_FLASH_SIZE
 280 #define CFG_BOOTCS_CFG          0x00047801
 281 #define CFG_CS0_START           CFG_FLASH_BASE
 282 #define CFG_CS0_SIZE            CFG_FLASH_SIZE
 283
 284 #define CFG_CS_BURST            0x00000000
 285 #define CFG_CS_DEADCYCLE        0x33333333
 286
 287 #define CFG_RESET_ADDRESS       0xff000000
 288
 289 /*
 290  * IDE/ATA (supports IDE harddisk)
 291  */
 292 #undef CONFIG_IDE_8xx_PCCARD            /* Don't use IDE with PC Card Adapter */
 293 #undef CONFIG_IDE_8xx_DIRECT            /* Direct IDE not supported */
 294 #undef CONFIG_IDE_LED                   /* LED for ide not supported */
 295
 296 #define CONFIG_IDE_RESET                /* reset for ide supported */
 297 #define CONFIG_IDE_PREINIT
 298
 299 #define CFG_IDE_MAXBUS          1       /* max. 1 IDE bus */
 300 #define CFG_IDE_MAXDEVICE       1       /* max. 1 drive per IDE bus */
 301
 302 #define CFG_ATA_IDE0_OFFSET     0x0000
 303
 304 #define CFG_ATA_BASE_ADDR       MPC5XXX_ATA
 305
 306 #define CFG_ATA_DATA_OFFSET     (0x0060)        /* data I/O offset */
 307
 308 #define CFG_ATA_REG_OFFSET      (CFG_ATA_DATA_OFFSET)   /* normal register accesses offset */
 309
 310 #define CFG_ATA_ALT_OFFSET      (0x005C)        /* alternate registers offset */
 311
 312 #define CFG_ATA_STRIDE          4               /* Interval between registers */
 313
 314 /*
 315  * Status LED
 316  */
 317 #define  CONFIG_STATUS_LED              /* Status LED enabled */
 318 #define  CONFIG_BOARD_SPECIFIC_LED      /* version has board specific leds */
 319
 320 #define CFG_LED_BASE    MPC5XXX_GPT7_ENABLE     /* Timer 7 GPIO */
 321 #ifndef __ASSEMBLY__
 322 typedef unsigned int led_id_t;
 323
 324 #define __led_toggle(_msk) \
 325         do { \
 326                 *((volatile long *) (CFG_LED_BASE)) ^= (_msk); \
 327         } while(0)
 328
 329 #define __led_set(_msk, _st) \
 330         do { \
 331                 if ((_st)) \
 332                         *((volatile long *) (CFG_LED_BASE)) &= ~(_msk); \
 333                 else \
 334                         *((volatile long *) (CFG_LED_BASE)) |= (_msk); \
 335         } while(0)
 336
 337 #define __led_init(_msk, st) \
 338         do { \
 339                 *((volatile long *) (CFG_LED_BASE)) |= 0x34; \
 340         } while(0)
 341 #endif /* __ASSEMBLY__ */
 342
 343 #endif /* __CONFIG_H */