arch/arm/cpu/armv7/cpu.c

   1 /*
   2  * (C) Copyright 2008 Texas Insturments
   3  *
   4  * (C) Copyright 2002
   5  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   6  * Marius Groeger <mgroeger@sysgo.de>
   7  *
   8  * (C) Copyright 2002
   9  * Gary Jennejohn, DENX Software Engineering, <garyj@denx.de>
  10  *
  11  * SPDX-License-Identifier:     GPL-2.0+
  12  */
  13
  14 /*
  15  * CPU specific code
  16  */
  17
  18 #include <common.h>
  19 #include <command.h>
  20 #include <lcd.h>
  21 #include <asm/system.h>
  22 #include <asm/cache.h>
  23 #include <asm/armv7.h>
  24 #include <linux/compiler.h>
  25
  26 void __weak cpu_cache_initialization(void){}
  27
  28 int cleanup_before_linux_select(int flags)
  29 {
  30         /*
  31          * this function is called just before we call linux
  32          * it prepares the processor for linux
  33          *
  34          * we turn off caches etc ...
  35          */
  36 #ifndef CONFIG_SPL_BUILD
  37         disable_interrupts();
  38 #ifdef CONFIG_LCD
  39         {
  40                 /* switch off LCD panel */
  41                 lcd_panel_disable();
  42                 /* disable LCD controller */
  43                 lcd_disable();
  44         }
  45 #endif /* CONFIG_LCD */
  46 #endif /* CONFIG_SPL_BUILD */
  47
  48         /*
  49          * Turn off I-cache and invalidate it
  50          */
  51         icache_disable();
  52         invalidate_icache_all();
  53
  54         if (flags & CBL_DISABLE_CACHES) {
  55                 /*
  56                 * turn off D-cache
  57                 * dcache_disable() in turn flushes the d-cache and disables MMU
  58                 */
  59                 dcache_disable();
  60                 v7_outer_cache_disable();
  61
  62                 /*
  63                 * After D-cache is flushed and before it is disabled there may
  64                 * be some new valid entries brought into the cache. We are
  65                 * sure that these lines are not dirty and will not affect our
  66                 * execution. (because unwinding the call-stack and setting a
  67                 * bit in CP15 SCTRL is all we did during this. We have not
  68                 * pushed anything on to the stack. Neither have we affected
  69                 * any static data) So just invalidate the entire d-cache again
  70                 * to avoid coherency problems for kernel
  71                 */
  72                 invalidate_dcache_all();
  73         } else {
  74                 flush_dcache_all();
  75                 invalidate_icache_all();
  76                 icache_enable();
  77         }
  78
  79         /*
  80          * Some CPU need more cache attention before starting the kernel.
  81          */
  82         cpu_cache_initialization();
  83
  84         return 0;
  85 }
  86
  87 int cleanup_before_linux(void)
  88 {
  89         return cleanup_before_linux_select(CBL_ALL);
  90 }