arch/arm/include/asm/arch-mxs/sys_proto.h

   1 /*
   2  * Freescale i.MX23/i.MX28 specific functions
   3  *
   4  * Copyright (C) 2011 Marek Vasut <marek.vasut@gmail.com>
   5  * on behalf of DENX Software Engineering GmbH
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #ifndef __SYS_PROTO_H__
  11 #define __SYS_PROTO_H__
  12
  13 struct mxs_register_32;
  14
  15 int mxs_reset_block(struct mxs_register_32 *reg);
  16 int mxs_wait_mask_set(struct mxs_register_32 *reg,
  17                        uint32_t mask,
  18                        unsigned int timeout);
  19 int mxs_wait_mask_clr(struct mxs_register_32 *reg,
  20                        uint32_t mask,
  21                        unsigned int timeout);
  22
  23 int mxsmmc_initialize(bd_t *bis, int id, int (*wp)(int), int (*cd)(int));
  24
  25 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac);
  26
  27 #ifdef CONFIG_SPL_BUILD
  28
  29 #if defined(CONFIG_MX23)
  30 #include <asm/arch/iomux-mx23.h>
  31 #elif defined(CONFIG_MX28)
  32 #include <asm/arch/iomux-mx28.h>
  33 #endif
  34
  35 void mxs_common_spl_init(const iomux_cfg_t *iomux_setup,
  36                         const unsigned int iomux_size);
  37 #endif
  38
  39 struct mxs_pair {
  40         uint8_t boot_pads;
  41         uint8_t boot_mask;
  42         const char *mode;
  43 };
  44
  45 static const struct mxs_pair mxs_boot_modes[] = {
  46 #if defined(CONFIG_MX23)
  47         { 0x00, 0x0f, "USB" },
  48         { 0x01, 0x1f, "I2C, master" },
  49         { 0x02, 0x1f, "SSP SPI #1, master, NOR" },
  50         { 0x03, 0x1f, "SSP SPI #2, master, NOR" },
  51         { 0x04, 0x1f, "NAND" },
  52         { 0x08, 0x1f, "SSP SPI #3, master, EEPROM" },
  53         { 0x09, 0x1f, "SSP SD/MMC #0" },
  54         { 0x0a, 0x1f, "SSP SD/MMC #1" },
  55         { 0x00, 0x00, "Reserved/Unknown/Wrong" },
  56 #elif defined(CONFIG_MX28)
  57         { 0x00, 0x0f, "USB #0" },
  58         { 0x01, 0x1f, "I2C #0, master, 3V3" },
  59         { 0x11, 0x1f, "I2C #0, master, 1V8" },
  60         { 0x02, 0x1f, "SSP SPI #2, master, 3V3 NOR" },
  61         { 0x12, 0x1f, "SSP SPI #2, master, 1V8 NOR" },
  62         { 0x03, 0x1f, "SSP SPI #3, master, 3V3 NOR" },
  63         { 0x13, 0x1f, "SSP SPI #3, master, 1V8 NOR" },
  64         { 0x04, 0x1f, "NAND, 3V3" },
  65         { 0x14, 0x1f, "NAND, 1V8" },
  66         { 0x08, 0x1f, "SSP SPI #3, master, 3V3 EEPROM" },
  67         { 0x18, 0x1f, "SSP SPI #3, master, 1V8 EEPROM" },
  68         { 0x09, 0x1f, "SSP SD/MMC #0, 3V3" },
  69         { 0x19, 0x1f, "SSP SD/MMC #0, 1V8" },
  70         { 0x0a, 0x1f, "SSP SD/MMC #1, 3V3" },
  71         { 0x1a, 0x1f, "SSP SD/MMC #1, 1V8" },
  72         { 0x00, 0x00, "Reserved/Unknown/Wrong" },
  73 #endif
  74 };
  75
  76 struct mxs_spl_data {
  77         uint8_t         boot_mode_idx;
  78         uint32_t        mem_dram_size;
  79 };
  80
  81 int mxs_dram_init(void);
  82
  83 #endif  /* __SYS_PROTO_H__ */