include/405gp_enet.h

   1 /*----------------------------------------------------------------------------+
   2 |
   3 |       This source code has been made available to you by IBM on an AS-IS
   4 |       basis.  Anyone receiving this source is licensed under IBM
   5 |       copyrights to use it in any way he or she deems fit, including
   6 |       copying it, modifying it, compiling it, and redistributing it either
   7 |       with or without modifications.  No license under IBM patents or
   8 |       patent applications is to be implied by the copyright license.
   9 |
  10 |       Any user of this software should understand that IBM cannot provide
  11 |       technical support for this software and will not be responsible for
  12 |       any consequences resulting from the use of this software.
  13 |
  14 |       Any person who transfers this source code or any derivative work
  15 |       must include the IBM copyright notice, this paragraph, and the
  16 |       preceding two paragraphs in the transferred software.
  17 |
  18 |       COPYRIGHT   I B M   CORPORATION 1999
  19 |       LICENSED MATERIAL  -  PROGRAM PROPERTY OF I B M
  20 +----------------------------------------------------------------------------*/
  21 /*----------------------------------------------------------------------------+
  22 |
  23 |  File Name:   enetemac.h
  24 |
  25 |  Function:    Header file for the EMAC3 macro on the 405GP.
  26 |
  27 |  Author:      Mark Wisner
  28 |
  29 |  Change Activity-
  30 |
  31 |  Date        Description of Change                                       BY
  32 |  ---------   ---------------------                                       ---
  33 |  29-Apr-99   Created                                                     MKW
  34 |
  35 +----------------------------------------------------------------------------*/
  36 #ifndef _enetemac_h_
  37 #define _enetemac_h_
  38 #include <net.h>
  39 #include <405_mal.h>
  40
  41 /*-----------------------------------------------------------------------------+
  42 | General enternet defines.  802 frames are not supported.
  43 +-----------------------------------------------------------------------------*/
  44 #define ENET_ADDR_LENGTH                6
  45 #define ENET_ARPTYPE                    0x806
  46 #define ARP_REQUEST                     1
  47 #define ARP_REPLY                       2
  48 #define ENET_IPTYPE                     0x800
  49 #define ARP_CACHE_SIZE                  5
  50
  51
  52 struct enet_frame {
  53    unsigned char        dest_addr[ENET_ADDR_LENGTH];
  54    unsigned char        source_addr[ENET_ADDR_LENGTH];
  55    unsigned short       type;
  56    unsigned char        enet_data[1];
  57 };
  58
  59 struct arp_entry {
  60    unsigned long        inet_address;
  61    unsigned char        mac_address[ENET_ADDR_LENGTH];
  62    unsigned long        valid;
  63    unsigned long        sec;
  64    unsigned long        nsec;
  65 };
  66
  67
  68                         /*Register addresses */
  69 #if defined(CONFIG_440)
  70 #define ZMII_BASE                       (CFG_PERIPHERAL_BASE + 0x0780)
  71 #define ZMII_FER                        (ZMII_BASE)
  72 #define ZMII_SSR                        (ZMII_BASE + 4)
  73 #define ZMII_SMIISR                     (ZMII_BASE + 8)
  74
  75 #define ZMII_RMII                       0x22000000
  76 #define ZMII_MDI0                       0x80000000
  77 #endif /* CONFIG_440 */
  78
  79 #if defined(CONFIG_440)
  80 #define EMAC_BASE                       (CFG_PERIPHERAL_BASE + 0x0800)
  81 #else
  82 #define EMAC_BASE                       0xEF600800
  83 #endif
  84
  85 #define EMAC_M0                         (EMAC_BASE)
  86 #define EMAC_M1                         (EMAC_BASE + 4)
  87 #define EMAC_TXM0                               (EMAC_BASE + 8)
  88 #define EMAC_TXM1                               (EMAC_BASE + 12)
  89 #define EMAC_RXM                                (EMAC_BASE + 16)
  90 #define EMAC_ISR                                (EMAC_BASE + 20)
  91 #define EMAC_IER                                (EMAC_BASE + 24)
  92 #define EMAC_IAH                                (EMAC_BASE + 28)
  93 #define EMAC_IAL                                (EMAC_BASE + 32)
  94 #define EMAC_VLAN_TPID_REG              (EMAC_BASE + 36)
  95 #define EMAC_VLAN_TCI_REG               (EMAC_BASE + 40)
  96 #define EMAC_PAUSE_TIME_REG             (EMAC_BASE + 44)
  97 #define EMAC_IND_HASH_1                 (EMAC_BASE + 48)
  98 #define EMAC_IND_HASH_2                 (EMAC_BASE + 52)
  99 #define EMAC_IND_HASH_3                 (EMAC_BASE + 56)
 100 #define EMAC_IND_HASH_4                 (EMAC_BASE + 60)
 101 #define EMAC_GRP_HASH_1                 (EMAC_BASE + 64)
 102 #define EMAC_GRP_HASH_2                 (EMAC_BASE + 68)
 103 #define EMAC_GRP_HASH_3                 (EMAC_BASE + 72)
 104 #define EMAC_GRP_HASH_4                 (EMAC_BASE + 76)
 105 #define EMAC_LST_SRC_LOW                (EMAC_BASE + 80)
 106 #define EMAC_LST_SRC_HI                 (EMAC_BASE + 84)
 107 #define EMAC_I_FRAME_GAP_REG            (EMAC_BASE + 88)
 108 #define EMAC_STACR                      (EMAC_BASE + 92)
 109 #define EMAC_TRTR                               (EMAC_BASE + 96)
 110 #define EMAC_RX_HI_LO_WMARK             (EMAC_BASE + 100)
 111
 112 /* bit definitions */
 113 /* MODE REG 0 */
 114 #define EMAC_M0_RXI                     0x80000000
 115 #define EMAC_M0_TXI                     0x40000000
 116 #define EMAC_M0_SRST                    0x20000000
 117 #define EMAC_M0_TXE                     0x10000000
 118 #define EMAC_M0_RXE                     0x08000000
 119 #define EMAC_M0_WKE                     0x04000000
 120
 121 /* MODE Reg 1 */
 122 #define EMAC_M1_FDE                     0x80000000
 123 #define EMAC_M1_ILE                     0x40000000
 124 #define EMAC_M1_VLE                     0x20000000
 125 #define EMAC_M1_EIFC                    0x10000000
 126 #define EMAC_M1_APP                     0x08000000
 127 #define EMAC_M1_AEMI                    0x02000000
 128 #define EMAC_M1_IST                     0x01000000
 129 #define EMAC_M1_MF_1000MBPS             0x00800000      /* 0's for 10MBPS */
 130 #define EMAC_M1_MF_100MBPS              0x00400000
 131 #define EMAC_M1_RFS_4K                  0x00300000      /* ~4k for 512 byte */
 132 #define EMAC_M1_RFS_2K                  0x00200000
 133 #define EMAC_M1_RFS_1K                  0x00100000
 134 #define EMAC_M1_TX_FIFO_2K              0x00080000      /* 0's for 512 byte */
 135 #define EMAC_M1_TX_FIFO_1K              0x00040000
 136 #define EMAC_M1_TR0_DEPEND              0x00010000      /* 0'x for single packet */
 137 #define EMAC_M1_TR0_MULTI               0x00008000
 138 #define EMAC_M1_TR1_DEPEND              0x00004000
 139 #define EMAC_M1_TR1_MULTI               0x00002000
 140 #define EMAC_M1_JUMBO_ENABLE            0x00001000
 141
 142 /* Transmit Mode Register 0 */
 143 #define EMAC_TXM0_GNP0                  0x80000000
 144 #define EMAC_TXM0_GNP1                  0x40000000
 145 #define EMAC_TXM0_GNPD                  0x20000000
 146 #define EMAC_TXM0_FC                    0x10000000
 147
 148 /* Receive Mode Register */
 149 #define EMAC_RMR_SP                     0x80000000
 150 #define EMAC_RMR_SFCS                   0x40000000
 151 #define EMAC_RMR_ARRP                   0x20000000
 152 #define EMAC_RMR_ARP                    0x10000000
 153 #define EMAC_RMR_AROP                   0x08000000
 154 #define EMAC_RMR_ARPI                   0x04000000
 155 #define EMAC_RMR_PPP                    0x02000000
 156 #define EMAC_RMR_PME                    0x01000000
 157 #define EMAC_RMR_PMME                   0x00800000
 158 #define EMAC_RMR_IAE                    0x00400000
 159 #define EMAC_RMR_MIAE                   0x00200000
 160 #define EMAC_RMR_BAE                    0x00100000
 161 #define EMAC_RMR_MAE                    0x00080000
 162
 163 /* Interrupt Status & enable Regs */
 164 #define EMAC_ISR_OVR                    0x02000000
 165 #define EMAC_ISR_PP                     0x01000000
 166 #define EMAC_ISR_BP                     0x00800000
 167 #define EMAC_ISR_RP                     0x00400000
 168 #define EMAC_ISR_SE                     0x00200000
 169 #define EMAC_ISR_SYE                    0x00100000
 170 #define EMAC_ISR_BFCS                   0x00080000
 171 #define EMAC_ISR_PTLE                   0x00040000
 172 #define EMAC_ISR_ORE                    0x00020000
 173 #define EMAC_ISR_IRE                    0x00010000
 174 #define EMAC_ISR_DBDM                   0x00000200
 175 #define EMAC_ISR_DB0                    0x00000100
 176 #define EMAC_ISR_SE0                    0x00000080
 177 #define EMAC_ISR_TE0                    0x00000040
 178 #define EMAC_ISR_DB1                    0x00000020
 179 #define EMAC_ISR_SE1                    0x00000010
 180 #define EMAC_ISR_TE1                    0x00000008
 181 #define EMAC_ISR_MOS                    0x00000002
 182 #define EMAC_ISR_MOF                    0x00000001
 183
 184
 185 /* STA CONTROL REG */
 186 #define EMAC_STACR_OC                   0x00008000
 187 #define EMAC_STACR_PHYE                 0x00004000
 188 #define EMAC_STACR_WRITE                0x00002000
 189 #define EMAC_STACR_READ                 0x00001000
 190 #define EMAC_STACR_CLK_83MHZ            0x00000800  /* 0's for 50Mhz */
 191 #define EMAC_STACR_CLK_66MHZ            0x00000400
 192 #define EMAC_STACR_CLK_100MHZ           0x00000C00
 193
 194 /* Transmit Request Threshold Register */
 195 #define EMAC_TRTR_256                   0x18000000   /* 0's for 64 Bytes */
 196 #define EMAC_TRTR_192                   0x10000000
 197 #define EMAC_TRTR_128                   0x01000000
 198
 199 /* the follwing defines are for the MadMAL status and control registers. */
 200 /* For bits 0..5 look at the mal.h file                                  */
 201 #define EMAC_TX_CTRL_GFCS       0x0200
 202 #define EMAC_TX_CTRL_GP         0x0100
 203 #define EMAC_TX_CTRL_ISA        0x0080
 204 #define EMAC_TX_CTRL_RSA        0x0040
 205 #define EMAC_TX_CTRL_IVT        0x0020
 206 #define EMAC_TX_CTRL_RVT        0x0010
 207
 208 #define EMAC_TX_CTRL_DEFAULT (EMAC_TX_CTRL_GFCS |EMAC_TX_CTRL_GP)
 209
 210 #define EMAC_TX_ST_BFCS         0x0200
 211 #define EMAC_TX_ST_BPP          0x0100
 212 #define EMAC_TX_ST_LCS          0x0080
 213 #define EMAC_TX_ST_ED           0x0040
 214 #define EMAC_TX_ST_EC           0x0020
 215 #define EMAC_TX_ST_LC           0x0010
 216 #define EMAC_TX_ST_MC           0x0008
 217 #define EMAC_TX_ST_SC           0x0004
 218 #define EMAC_TX_ST_UR           0x0002
 219 #define EMAC_TX_ST_SQE          0x0001
 220
 221 #define EMAC_TX_ST_DEFAULT    0x03F3
 222
 223
 224 /* madmal receive status / Control bits */
 225
 226 #define EMAC_RX_ST_OE           0x0200
 227 #define EMAC_RX_ST_PP           0x0100
 228 #define EMAC_RX_ST_BP           0x0080
 229 #define EMAC_RX_ST_RP           0x0040
 230 #define EMAC_RX_ST_SE           0x0020
 231 #define EMAC_RX_ST_AE           0x0010
 232 #define EMAC_RX_ST_BFCS         0x0008
 233 #define EMAC_RX_ST_PTL          0x0004
 234 #define EMAC_RX_ST_ORE          0x0002
 235 #define EMAC_RX_ST_IRE          0x0001
 236 /* all the errors we care about */
 237 #define EMAC_RX_ERRORS          0x03FF
 238
 239 #define NUM_RX_BUFF PKTBUFSRX
 240 #define NUM_TX_BUFF 1
 241
 242 #define MAX_ERR_LOG 10
 243 typedef struct emac_stats_st{   /* Statistic Block */
 244         int data_len_err;
 245         int rx_frames;
 246         int rx;
 247         int rx_prot_err;
 248         int int_err;
 249         int pkts_tx;
 250         int pkts_rx;
 251         int pkts_handled;
 252         short tx_err_log[MAX_ERR_LOG];
 253         short rx_err_log[MAX_ERR_LOG];
 254 } EMAC_STATS_ST, *EMAC_STATS_PST;
 255
 256 /* Structure containing variables used by the shared code (440gx_enet.c) */
 257 typedef struct emac_440gx_hw_st {
 258         uint32_t                hw_addr;                /* EMAC offset */
 259         uint32_t                tah_addr;               /* TAH offset */
 260         uint32_t                phy_id;
 261         uint32_t                phy_addr;
 262         uint32_t                original_fc;
 263         uint32_t                txcw;
 264         uint32_t                autoneg_failed;
 265         uint32_t                emac_ier;
 266         volatile mal_desc_t *tx;
 267         volatile mal_desc_t *rx;
 268         bd_t            *bis;   /* for eth_init upon mal error */
 269         mal_desc_t              *alloc_tx_buf;
 270         mal_desc_t              *alloc_rx_buf;
 271         char            *txbuf_ptr;
 272         uint16_t                devnum;
 273         int                     get_link_status;
 274         int                     tbi_compatibility_en;
 275         int                     tbi_compatibility_on;
 276         int                     fc_send_xon;
 277         int                     report_tx_early;
 278         int                     first_init;
 279         int                     tx_err_index;
 280         int                     rx_err_index;
 281         int                     rx_slot;                        /* MAL Receive Slot */
 282         int                     rx_i_index;             /* Receive Interrupt Queue Index */
 283         int                     rx_u_index;             /* Receive User Queue Index */
 284         int                     tx_slot;                        /* MAL Transmit Slot */
 285         int                     tx_i_index;             /* Transmit Interrupt Queue Index */
 286         int                     tx_u_index;             /* Transmit User Queue Index */
 287         int                     rx_ready[NUM_RX_BUFF];  /* Receive Ready Queue */
 288         int                     tx_run[NUM_TX_BUFF];    /* Transmit Running Queue */
 289         int                     is_receiving;   /* sync with eth interrupt */
 290         int                     print_speed;    /* print speed message upon start */
 291         EMAC_STATS_ST   stats;
 292 } EMAC_405_HW_ST, *EMAC_405_HW_PST;
 293
 294 /*-----------------------------------------------------------------------------+
 295 | Function prototypes for device table.
 296 +-----------------------------------------------------------------------------*/
 297 #endif /* _enetLib_h_ */